Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來(lái)接收與傳送SPI，並且寫了一個(gè)傳輸信號(hào)測(cè)試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過(guò)MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！
標(biāo)簽： Verilog HDL 程式
上傳時(shí)間： 2017-03-06
上傳用戶：onewq
作者的課外作業(yè)，模擬封包(packet)標(biāo)頭，將之轉(zhuǎn)成二進(jìn)制，再顯示二進(jìn)制的相加結(jié)果，再做一的補(bǔ)數(shù)。 （並附上html檔，不會(huì)java的，直接開(kāi)啟html即可執(zhí)行）
標(biāo)簽：
上傳時(shí)間： 2014-01-06
上傳用戶：xjz632
張智星的MATLAB介紹，主要是學(xué)習(xí)MATLAB的應(yīng)用，如何操作和模擬。
標(biāo)簽： MATLAB
上傳時(shí)間： 2013-12-20
上傳用戶：baiom
根據(jù)等候理論，可以模擬客戶與service之間的數(shù)值關(guān)係
上傳時(shí)間： 2014-01-20
上傳用戶：luopoguixiong
在本文中，我們首先實(shí)作了 一個(gè)針對(duì)壓縮視訊（像是 H.264/AVC）之畫面解析度 改善 的方法。接著，我們分析這個(gè)方法的模擬結(jié)果。
上傳時(shí)間： 2013-12-28
上傳用戶：dapangxie
ads2012 如何使用moment via configuration 模擬高速傳輸
標(biāo)簽： ads
上傳時(shí)間： 2015-05-05
上傳用戶：puzzle0612
pll 相關(guān)paper,可參考! 內(nèi)含各模塊架構(gòu)及模擬，歡迎參考!
標(biāo)簽： PLL
上傳時(shí)間： 2015-05-10
上傳用戶：jeryir
類比與介面裝置(AIPD)新產(chǎn)品研討會(huì)
標(biāo)簽： AIPD
上傳時(shí)間： 2013-08-03
上傳用戶：eeworm
1024位的大整數(shù)進(jìn)行相乘（N方）取模，是RSA密鑰算法的一部分。其中，我對(duì)十進(jìn)制，二進(jìn)制的高效轉(zhuǎn)換部分非常滿意
標(biāo)簽： 1024 整數(shù) 取模
上傳時(shí)間： 2014-07-02
上傳用戶：aix008
家具行業(yè)的成本核算報(bào)價(jià)系統(tǒng),主要征對(duì)家個(gè)產(chǎn)品的結(jié)構(gòu)展開(kāi)進(jìn)行材料成本及人工制造費(fèi)用統(tǒng)計(jì),加上可調(diào)節(jié)的利潤(rùn)設(shè)定,將其成本核算出來(lái),同時(shí)將報(bào)價(jià)單作出來(lái)
標(biāo)簽： 家 成本核算 人工 制造
上傳時(shí)間： 2014-01-21
上傳用戶：songnanhua
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<ul id="ckwou"></ul>
<abbr id="ckwou"></abbr>
