Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！
標(biāo)簽： Verilog HDL 程式
上傳時間： 2017-03-06
上傳用戶：onewq
作者的課外作業(yè)，模擬封包(packet)標(biāo)頭，將之轉(zhuǎn)成二進(jìn)制，再顯示二進(jìn)制的相加結(jié)果，再做一的補(bǔ)數(shù)。 （並附上html檔，不會java的，直接開啟html即可執(zhí)行）
標(biāo)簽：
上傳時間： 2014-01-06
上傳用戶：xjz632
張智星的MATLAB介紹，主要是學(xué)習(xí)MATLAB的應(yīng)用，如何操作和模擬。
標(biāo)簽： MATLAB
上傳時間： 2013-12-20
上傳用戶：baiom
根據(jù)等候理論，可以模擬客戶與service之間的數(shù)值關(guān)係
上傳時間： 2014-01-20
上傳用戶：luopoguixiong
在本文中，我們首先實作了 一個針對壓縮視訊（像是 H.264/AVC）之畫面解析度 改善 的方法。接著，我們分析這個方法的模擬結(jié)果。
上傳時間： 2013-12-28
上傳用戶：dapangxie
ads2012 如何使用moment via configuration 模擬高速傳輸
標(biāo)簽： ads
上傳時間： 2015-05-05
上傳用戶：puzzle0612
pll 相關(guān)paper,可參考! 內(nèi)含各模塊架構(gòu)及模擬，歡迎參考!
標(biāo)簽： PLL
上傳時間： 2015-05-10
上傳用戶：jeryir
包裝工程設(shè)計手冊
標(biāo)簽： 工程 手冊
上傳時間： 2013-04-15
上傳用戶：eeworm
滑塊設(shè)計 15個
電子連接器設(shè)計基礎(chǔ)
標(biāo)簽： 接器
上傳時間： 2013-06-21
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
