該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設(shè)計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計中,利用有限域常數(shù)乘法器的特性對編碼電路進行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
stc12c5a60s2系列仿真器使用說明書
上傳時間： 2013-06-28
上傳用戶：徐孺
ADS7824是美國BB公司生產(chǎn)的12位開關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點.文中詳細介紹了ADS7824的工作原理、引腳定義、工作
上傳時間： 2013-07-08
上傳用戶：yy307115118
easy，51pro，3.0編程器在2.0的基礎(chǔ)上增加了更多的芯片器件
上傳時間： 2013-07-25
上傳用戶：qazwsc
本文介紹了DTMF 解碼芯片MT8870 的功能和特點，給出了在解碼器中與89C51 單片機的接口電路，說明了解碼器的工作原理抗干擾措施。關(guān)鍵詞：單片機抗干擾 DTMF 解碼監(jiān)控
上傳時間： 2013-05-17
上傳用戶：tuilp1a
高速光電隔離器6N137應(yīng)用，高頻PWM輸出隔離器件
上傳時間： 2013-04-24
上傳用戶：907070592
無線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來移動通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設(shè)正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網(wǎng)具有移動性好、成本低和不會出現(xiàn)線纜故障等特點.該文對無線局域網(wǎng)的主流協(xié)議IEEE 802.11a的物理層實現(xiàn)技術(shù)進行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設(shè)計實現(xiàn)了物理層基帶處理的關(guān)鍵模塊,為今后形成具有自主知識產(chǎn)權(quán)的IP核奠定了基礎(chǔ).該文研究內(nèi)容得到了天津市信息化辦公室"寬帶無線局域網(wǎng)關(guān)鍵技術(shù)研究"項目經(jīng)費的支持.該文在對IEEE 802.11a協(xié)議深入研究的基礎(chǔ)上,提出了物理層的實現(xiàn)方案和功能模塊劃分.重點研究了實現(xiàn)基帶處理的關(guān)鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實現(xiàn)算法和硬件結(jié)構(gòu).在Viterbi譯碼器的設(shè)計中,
上傳時間： 2013-06-19
上傳用戶：xinzhch
并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器
標簽： 并網(wǎng)逆變器
上傳時間： 2013-04-24
上傳用戶：jyycc
漢字ASCII碼-Unicode碼轉(zhuǎn)化器（轉(zhuǎn)換工具）
標簽： Unicode ASCII 漢字 轉(zhuǎn)化器
上傳時間： 2013-07-16
上傳用戶：hustfanenze
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴重。為了克服PMD帶來的危害，國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯俊５悄壳暗难a償系統(tǒng)復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統(tǒng)，通過觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅(qū)動偏振控制器的方法來實現(xiàn)高速擾偏器的設(shè)計。擾偏器采用鈮酸鋰偏振控制器，其響應(yīng)時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設(shè)計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā)，使用VHDL語言和原理圖輸入法進行電路設(shè)計。 本文設(shè)計的偏振擾偏器在高速控制電路的驅(qū)動下，可以實現(xiàn)大量的數(shù)據(jù)處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應(yīng)用于160Gb/s光通信系統(tǒng)中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
