本書系統(tǒng)論述DC-DC高頻開關(guān)電源的工作原理與工程設(shè)計(jì)方法。主要包括：PWM變換器和軟開關(guān)PWM變換器的電路拓?fù)洹⒃怼⒖刂啤?dòng)態(tài)分析及穩(wěn)定校正；功率開關(guān)元件MOSFET、IGBT的特性及應(yīng)用；智能功率開關(guān)變換器的原理與應(yīng)用；磁性元件的特性與設(shè)計(jì)計(jì)算方法；開關(guān)電源中有源功率因數(shù)校正；同步整流與并聯(lián)均流等技術(shù)；PWM開關(guān)電源的可靠穩(wěn)定性與制作問(wèn)題；開關(guān)電源的數(shù)字仿真方法、計(jì)算機(jī)輔助優(yōu)化設(shè)計(jì)和最優(yōu)控制方法等。
標(biāo)簽： 18.5 557 開關(guān)電源
上傳時(shí)間： 2013-04-24
上傳用戶：13215175592
作為世界上發(fā)展最快的可再生能源，風(fēng)能受到了世界各國(guó)的關(guān)注。隨著風(fēng)機(jī)數(shù)量的增加，研究電網(wǎng)故障時(shí)風(fēng)力發(fā)電機(jī)的動(dòng)態(tài)響應(yīng)特性越來(lái)越重要。 本文以“3.2MW永磁風(fēng)力發(fā)電機(jī)系統(tǒng)分析”為工程背景，旨在研究3.2MW永磁風(fēng)力發(fā)電機(jī)及其系統(tǒng)在各種正常和非正常工況下的動(dòng)態(tài)性能，分析變流系統(tǒng)和控制方法對(duì)電機(jī)性能的影響，為電機(jī)的優(yōu)化設(shè)計(jì)提供參考。 首先，在對(duì)永磁風(fēng)力發(fā)電機(jī)的基本理論進(jìn)行論述的基礎(chǔ)上，分析了變轉(zhuǎn)速變槳距控制策略，并基于Matlab/Simulink建立了風(fēng)力發(fā)電機(jī)模型，通過(guò)仿真分析了最大功率跟蹤和變槳距控制下發(fā)電機(jī)的性能。 其次，研究了雙PWM變流系統(tǒng)電機(jī)側(cè)變流器和網(wǎng)側(cè)變流器的控制方法，并基于Matlab/Simulink搭建了基于轉(zhuǎn)速外環(huán)、電流內(nèi)環(huán)雙PI調(diào)節(jié)器的電機(jī)側(cè)控制器模型及基于電網(wǎng)電壓定向的電壓外環(huán)、電流內(nèi)環(huán)控制的網(wǎng)側(cè)控制器模型。 最后，基于Matlab/Simulink對(duì)電網(wǎng)短路及電網(wǎng)電壓跌落下不同控制方法下的永磁風(fēng)力發(fā)電機(jī)系統(tǒng)的動(dòng)態(tài)性能進(jìn)行仿真；并對(duì)永磁風(fēng)力發(fā)電機(jī)機(jī)端短路下的運(yùn)行性能進(jìn)行仿真，結(jié)果表明：網(wǎng)側(cè)變流器的電流變化以及直流母線的電壓波動(dòng)對(duì)永磁風(fēng)力發(fā)電機(jī)系統(tǒng)的動(dòng)態(tài)性能影響較大，通過(guò)控制網(wǎng)側(cè)變流器電流、直流母線電壓的穩(wěn)定，可以有效提高永磁風(fēng)力發(fā)電機(jī)系統(tǒng)的動(dòng)態(tài)性能；給定的電機(jī)設(shè)計(jì)參數(shù)符合短路電流倍數(shù)要求；永磁風(fēng)力發(fā)電機(jī)通過(guò)變流裝置并網(wǎng)可大大減小故障對(duì)發(fā)電機(jī)的沖擊。
標(biāo)簽： MATLAB 風(fēng)力發(fā)電機(jī) 動(dòng)態(tài)仿真
上傳時(shí)間： 2013-04-24
上傳用戶：nanjixehun
LED顯示屏自問(wèn)世以來(lái)經(jīng)歷了飛速發(fā)展，如今已經(jīng)成為了平板顯示器的一個(gè)重要產(chǎn)品。LED顯示屏具有亮度高、功耗小、顏色鮮艷等特點(diǎn)，能完成實(shí)時(shí)性、多樣性、動(dòng)態(tài)性的信息發(fā)布任務(wù)，勝任各種戶外公共場(chǎng)合。高效節(jié)能和保護(hù)環(huán)境已成為當(dāng)今世界發(fā)展的重要議題。因此，為L(zhǎng)ED顯示屏提供高效節(jié)能的電源及其驅(qū)動(dòng)技術(shù)，就成為了LED大屏幕顯示技術(shù)得到推廣普及的關(guān)鍵性問(wèn)題。 本文設(shè)計(jì)了一種低功耗、小成本的LED顯示屏驅(qū)動(dòng)電源，并在此基礎(chǔ)上研究了LED顯示屏的一種時(shí)序掃描算法。采用半橋式開關(guān)電源作為L(zhǎng)ED顯示屏驅(qū)動(dòng)電源的基本拓?fù)洌瓿闪薊MI濾波器、主電路和控制驅(qū)動(dòng)電路的設(shè)計(jì)工作：利用FPGA和VHDL語(yǔ)言設(shè)計(jì)了基于PWM技術(shù)的閉環(huán)反饋控制，實(shí)現(xiàn)了恒壓電源的基本要求；并在電源輸出整流側(cè)采用同步整流的設(shè)計(jì)方案，利用低導(dǎo)通阻抗的電力MOSFET，使整流損耗得到了大大降低。研究了LED顯示屏的基本掃描算法，介紹了LED顯示屏的一些基本常識(shí)和概念，利用FPGA和VHDL語(yǔ)言設(shè)計(jì)了一種簡(jiǎn)易的LED顯示陣列。仿真和實(shí)驗(yàn)研究表明該電路結(jié)構(gòu)簡(jiǎn)單、控制方便，掃描算法簡(jiǎn)易可行，滿足了LED顯示屏?xí)r序掃描控制的基本要求。
標(biāo)簽： LED 顯示屏 驅(qū)動(dòng)
上傳時(shí)間： 2013-06-23
上傳用戶：zjf3110
隨著生活水平的提高，人們?cè)絹?lái)越關(guān)注自己的身體健康，血壓是反映人體生理狀況的最重要指標(biāo)之一，正常的血壓是保證身體健康的重要條件。 另外血壓也是重癥病人監(jiān)護(hù)的重要指標(biāo)，準(zhǔn)確、及時(shí)地監(jiān)測(cè)血壓，對(duì)于了解病情、診斷疾病和保障危重病人安全都極為重要。因此，研制高性能的血壓監(jiān)控系統(tǒng)具有重要的現(xiàn)實(shí)意義。 針對(duì)以上所述，本文提出了一種采用遠(yuǎn)程血壓監(jiān)控系統(tǒng)的解決方案，它融合計(jì)算機(jī)技術(shù)、測(cè)控技術(shù)和網(wǎng)絡(luò)通訊技術(shù)為一體，使電子血壓系統(tǒng)實(shí)現(xiàn)網(wǎng)絡(luò)化。本系統(tǒng)將采集到的血壓信息經(jīng)處理后顯示到液晶屏上，同時(shí)將此信息以TCP/IP的方式發(fā)送到網(wǎng)絡(luò)上，這就是本設(shè)計(jì)的目的所在。 本論文在開始介紹了人體生理信號(hào)的特點(diǎn)及其測(cè)量條件之后，詳細(xì)研究分析了血壓測(cè)量原理以及舒張壓和收縮壓的判別。論文的重點(diǎn)放在系統(tǒng)硬件和軟件兩個(gè)方面的設(shè)計(jì)。在硬件方面，以ARM Cortex-M3內(nèi)核的處理器LM3S8962作為控制器（內(nèi)部集成有A/D轉(zhuǎn)換器和以太網(wǎng)控制器等），使得硬件系統(tǒng)的設(shè)計(jì)簡(jiǎn)單化。整個(gè)硬件系統(tǒng)電路由六部分構(gòu)成：處理器LM3S8962最小系統(tǒng)電路；電源模塊：JTAG接口電路：血壓檢測(cè)模塊；液晶顯示模塊；網(wǎng)絡(luò)接口。其中，血壓檢測(cè)模塊是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵部分和難點(diǎn)部分，它主要是將袖壓的直流部分和交流部分分離出來(lái)送到A/D轉(zhuǎn)換器。軟件方面，這個(gè)部分是第四章的系統(tǒng)軟件的設(shè)計(jì)，首先把實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ移植到處理器LM3S8962上，然后講解了應(yīng)用程序的設(shè)計(jì)（由三個(gè)部分組成），分別是A/D轉(zhuǎn)換處理程序設(shè)計(jì)、液晶顯示程序設(shè)計(jì)和網(wǎng)絡(luò)通訊程序設(shè)計(jì)。論文的最后對(duì)系統(tǒng)的軟硬件調(diào)試做了簡(jiǎn)單的介紹以及全文的總結(jié)。 關(guān)鍵詞：TCP/IP 示波法 舒張壓 收縮壓 μc/OS-Ⅱ
標(biāo)簽： 遠(yuǎn)程 血壓監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-06-17
上傳用戶：yph853211
隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來(lái)越大，數(shù)字電視廣播在中國(guó)迅速的發(fā)展起來(lái)。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國(guó)多家單位聯(lián)合研究的，具有自主知識(shí)產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實(shí)用價(jià)值和廣闊的市場(chǎng)前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計(jì)，介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運(yùn)用簡(jiǎn)化加法器圖（Reduced Adder Graph，RAG）算法進(jìn)行改進(jìn)，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn)，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號(hào)幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對(duì)OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號(hào)的采樣率和時(shí)域?qū)ьl的采樣率相同，以達(dá)到較好的同步性能，采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過(guò)程中，分析比較了多種算法的計(jì)算復(fù)雜性，設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后，通過(guò)定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布，設(shè)計(jì)出定點(diǎn)字長(zhǎng)的優(yōu)化方案，并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長(zhǎng)的關(guān)系，進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時(shí)間： 2013-04-24
上傳用戶：mdrd3080
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來(lái)實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺(tái)上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測(cè)試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對(duì)I2C串行總線進(jìn)行了介紹，重點(diǎn)說(shuō)明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀／寫時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測(cè)試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來(lái)實(shí)現(xiàn)；測(cè)試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對(duì)所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
目前對(duì)數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級(jí)和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對(duì)于音頻編解碼芯片的關(guān)注度較低，而且沒(méi)有提出過(guò)從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對(duì)上述問(wèn)題對(duì)數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對(duì)嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過(guò)程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問(wèn)題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號(hào)完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過(guò)實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號(hào)的數(shù)字化處理，從而可以將FPGA在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號(hào)處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：lanwei
互聯(lián)網(wǎng)、移動(dòng)通信、星基導(dǎo)航是21世紀(jì)信息社會(huì)的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導(dǎo)航系統(tǒng)的發(fā)展?fàn)顩r。目前，我國(guó)已經(jīng)成為GPS的使用大國(guó)，衛(wèi)星導(dǎo)航產(chǎn)業(yè)鏈也已基本形成。然而，我們對(duì)GPS核心技術(shù)的研究還不夠深入，我國(guó)GPS產(chǎn)品的核心部分多數(shù)還是靠進(jìn)口。 GPS接收機(jī)工作時(shí)，為了將本地信號(hào)和接收到的信號(hào)同步，要完成復(fù)雜的信號(hào)處理過(guò)程。其中，如何捕獲衛(wèi)星信號(hào)并保持對(duì)信號(hào)的跟蹤是最重要的核心技術(shù)。很多研究者提出了多種解決方法，但這些方法多數(shù)都只停留在理論階段，無(wú)法應(yīng)用于GPS接收機(jī)系統(tǒng)進(jìn)行實(shí)時(shí)處理。 本課題在分析了多種現(xiàn)有算法的基礎(chǔ)上，研究設(shè)計(jì)了基于FPGA的GPS信號(hào)捕獲與跟蹤系統(tǒng)。在研究過(guò)程中，首先利用Nemerix公司的GPS芯片組設(shè)計(jì)制作了GPS接收機(jī)模塊，它能正常穩(wěn)定地工作，并可用作GPS基帶信號(hào)處理的研究平臺(tái)；該平臺(tái)可實(shí)時(shí)地輸出GPS數(shù)字中頻信號(hào)；本課題在中頻信號(hào)的基礎(chǔ)上深入研究了GPS信號(hào)的捕獲與跟蹤技術(shù)。先詳細(xì)分析比較了幾種GPS信號(hào)捕獲方法，給出了步進(jìn)相關(guān)的捕獲方案；接著分析了跟蹤環(huán)路的特點(diǎn)，給出了鎖頻環(huán)和鎖相環(huán)交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實(shí)現(xiàn)了這些方案。 本課題設(shè)計(jì)的GPS信號(hào)捕獲與跟蹤處理系統(tǒng)是通過(guò)硬件和軟件協(xié)同工作的方式實(shí)現(xiàn)的。硬件電路主要實(shí)現(xiàn)數(shù)據(jù)速率高、邏輯簡(jiǎn)單的相關(guān)器功能；而基于MicroBlaze軟處理器的軟件主要實(shí)現(xiàn)數(shù)據(jù)速率低、邏輯復(fù)雜的功能。本文給出了硬件電路的詳細(xì)設(shè)計(jì)、仿真結(jié)果以及軟件設(shè)計(jì)的詳細(xì)流程。 本課題最終在FPGA上實(shí)現(xiàn)了GPS信號(hào)的捕獲與跟蹤功能，而且系統(tǒng)的性能良好。由此可以得出結(jié)論：本設(shè)計(jì)能夠滿足系統(tǒng)功能和性能的要求，可以直接用于實(shí)時(shí)GPS接收機(jī)系統(tǒng)的設(shè)計(jì)中，為自主設(shè)計(jì)GPS接收機(jī)奠定了基礎(chǔ)。 本課題的研究得到了大連市信息產(chǎn)業(yè)局集成電路設(shè)計(jì)專項(xiàng)的資助，項(xiàng)目名稱是“定位與通信集成功能的SOC設(shè)計(jì)”，研究成果將在2008年上半年投入試用。
上傳時(shí)間： 2013-04-24
上傳用戶：1583060504
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
USB(UniversalSerialBus，通用串行總線)是當(dāng)今消費(fèi)電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一，然而目前國(guó)內(nèi)的USB芯片只有極少數(shù)幾款，產(chǎn)品研究善處于起步階段，絕大部分產(chǎn)品主要由國(guó)外的IC設(shè)計(jì)芯片廠商如Cypress、NEC等一些國(guó)際著名公司提供。因而，如果能夠自主開發(fā)設(shè)計(jì)USB芯片以替代國(guó)外同類產(chǎn)品，將會(huì)有很好的市場(chǎng)前景和利潤(rùn)空間。 本論文課題是針對(duì)基于FPGA(FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計(jì)一種實(shí)際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準(zhǔn)協(xié)議包的通信處理，通過(guò)外接MCU(MultipointControlUnit，微控制器)就可以實(shí)現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、靈活性高、復(fù)用設(shè)計(jì)方便。 功能仿真和綜合測(cè)試結(jié)果顯示本論文所設(shè)計(jì)的接口引擎軟核符合設(shè)計(jì)要求，并且軟核的性能和市場(chǎng)上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于：1、從可配置性角度出發(fā)設(shè)計(jì)了低速、全速、高速三種可選模式；2、支持最多31個(gè)可配置端點(diǎn)；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級(jí))代碼設(shè)計(jì)規(guī)則，同時(shí)也開發(fā)了可綜合的驗(yàn)證測(cè)試代碼；4、完全由硬件實(shí)現(xiàn)USB通信功能。
上傳時(shí)間： 2013-07-18
上傳用戶：JasonC
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
