在Quartus下使用D觸發(fā)器來(lái)加入延遲，每個(gè)D觸發(fā)器增加半個(gè)周期的延遲，稍加更改可以得到不同的延遲。
標(biāo)簽： Quartus D觸發(fā)器 延遲
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：wys0120
二進(jìn)制碼轉(zhuǎn)換為格雷碼，整個(gè)工程包括了波形文件，在Quartus上的可以直接進(jìn)行仿真。
標(biāo)簽： 二進(jìn)制碼 轉(zhuǎn)換 格雷碼
上傳時(shí)間： 2014-07-30
上傳用戶(hù)：jhksyghr
c＋＋_mfc入門(mén)j
標(biāo)簽： mfc
上傳時(shí)間： 2016-02-02
上傳用戶(hù)：牛布牛
Use A/D converter in dspic sleep mode for accurate A/D conversion.
標(biāo)簽： conversion converter accurate dspic
上傳時(shí)間： 2014-01-10
上傳用戶(hù)：sevenbestfei
Use A/D channel scan mode in dspic programming
標(biāo)簽： programming channel dspic scan
上傳時(shí)間： 2016-02-03
上傳用戶(hù)：bibirnovis
Alter among different sample channels when using A/D for dspic programming.
標(biāo)簽： programming different channels sample
上傳用戶(hù)：kytqcool
DAC5614的VHDL控制程序。通過(guò)四個(gè)地址可實(shí)現(xiàn)四路的D/A輸出。
標(biāo)簽： 5614 VHDL DAC 控制
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：hfmm633
基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA比較器和D/A器件實(shí)現(xiàn)
標(biāo)簽： fpga VHDL sopc EDA
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：xz85592677
基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA采樣高速A/D的存儲(chǔ)示波器
上傳時(shí)間： 2016-02-04
上傳用戶(hù)：Late_Li
可以進(jìn)行曲線(xiàn)回歸擬合算法的四參數(shù)算法。函數(shù)為 y = (a-d)/(1+(x/c)^b) +d . ec50.m 為其主要函數(shù)
標(biāo)簽： a-d 函數(shù) 算法 50
上傳用戶(hù)：我干你啊
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
