-
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
標(biāo)簽：
FPGA
無線信道
仿真
均衡器
上傳時(shí)間：
2013-07-11
上傳用戶：lwwhust
-
數(shù)字相關(guān)器是無線數(shù)字接收機(jī)的重要組成部分,它主要用于對(duì)中頻數(shù)字化后的信號(hào)進(jìn)行解調(diào)和同步,從而恢復(fù)出原始的基帶數(shù)據(jù).本文的重點(diǎn)是如何高效的實(shí)現(xiàn)無線通信接收系統(tǒng)中數(shù)字中頻部分,主要研究如何對(duì)MSK信號(hào)進(jìn)行正確、有效、實(shí)時(shí)的解調(diào),其內(nèi)容包括1.MSK信號(hào)簡(jiǎn)介及分析,研究其特征,以便有效的對(duì)其解調(diào).2.對(duì)解調(diào)技術(shù)中涉及的重點(diǎn)模塊,比如NCO、CORDIC算法等做了理論上的介紹與分析.3.MSK信號(hào)的數(shù)字解調(diào)技術(shù),比較了各種解調(diào)技術(shù),主要是正交解調(diào)和差分解調(diào),分析了它們的優(yōu)勢(shì)和劣勢(shì),并進(jìn)行了仿真驗(yàn)證.4.在FPGA中實(shí)現(xiàn)了數(shù)字中頻系統(tǒng)的各個(gè)關(guān)鍵模塊.5.最終的解調(diào)模塊在實(shí)際的PCB基板上調(diào)試通過,并應(yīng)用在實(shí)際產(chǎn)品中.
標(biāo)簽：
FPGA
數(shù)字相關(guān)器
解調(diào)
系統(tǒng)設(shè)計(jì)
上傳時(shí)間：
2013-06-21
上傳用戶：1222
-
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢(shì)所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營維護(hù)方便及成本較低等競(jìng)爭(zhēng)優(yōu)勢(shì),迅速成為市場(chǎng)熱點(diǎn),各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對(duì)抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個(gè)正交載波上并行傳輸,這樣在傳輸時(shí),雖然整個(gè)信道是頻率選擇性衰落,但是各個(gè)子信道卻是平坦衰落,有效對(duì)抗了多經(jīng)效應(yīng),同時(shí)由于各個(gè)子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計(jì)和實(shí)現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實(shí)現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究?jī)r(jià)值,本文也正是圍繞著這個(gè)中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時(shí)引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計(jì).在第二章中先介紹了相干接收和信道估計(jì)的概念,重點(diǎn)分析了本文所采用的WLAN信道模型和信道估計(jì)算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對(duì)符種同步誤差進(jìn)行分析.第三章是本文的重點(diǎn)之一,在本章中對(duì)基于IEEE 802.11a的各種同步算法包括幀檢測(cè)和符號(hào)定時(shí)、載波同步和采樣時(shí)鐘同步進(jìn)行仿真和比較,并針對(duì)適合FPGA實(shí)現(xiàn)的同步算法進(jìn)行了重點(diǎn)的分析.第四章也是本文的重點(diǎn)之一,提出了整個(gè)OFDM系統(tǒng)平臺(tái)的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計(jì)方案,然后從整體上介紹了接收機(jī)的實(shí)現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個(gè)模塊的具體設(shè)計(jì),最后對(duì)整個(gè)系統(tǒng)調(diào)試過程和測(cè)試結(jié)果進(jìn)行了分析.
標(biāo)簽：
OFDM
FPGA
接收機(jī)
上傳時(shí)間：
2013-04-24
上傳用戶：zhoujunzhen
-
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
標(biāo)簽：
FPGA
無線信道
仿真
均衡器
上傳時(shí)間：
2013-05-28
上傳用戶：huyiming139
-
航天測(cè)控通信網(wǎng)是航天工程的重要組成部分。迄今為止，我國已建成“C頻段測(cè)控網(wǎng)”，及正在建設(shè)的“S頻段測(cè)控網(wǎng)”和“TDRSS測(cè)控網(wǎng)”。測(cè)距單元是測(cè)控系統(tǒng)基帶設(shè)備中的重要功能單元，為航天飛行器提供定位元素。目前，在航天測(cè)距系統(tǒng)中側(cè)音測(cè)距技術(shù)具有最高的測(cè)距精度。本文以中國電子科技集團(tuán)第十研究所某項(xiàng)目為背景，對(duì)側(cè)音測(cè)距系統(tǒng)中的關(guān)鍵技術(shù)進(jìn)行了詳細(xì)的研究，提出了一些改進(jìn)測(cè)距精度的方法，最后用FPGA實(shí)現(xiàn)了側(cè)音測(cè)距功能單元。 本論文主要完成以下工作： 1)完成了直接數(shù)字頻率合成的雜散分析。采用嚴(yán)格的信號(hào)分析方法，運(yùn)用離散傅立葉變換(DFT)和傅立葉變換(FT)，推導(dǎo)了理想狀態(tài)和相位截短條件下的DDS輸出頻譜的數(shù)學(xué)表達(dá)式，并利用systemview仿真軟件建立了DDS相位截短模型，通過仿真驗(yàn)證了分析結(jié)論的正確性。 2)改進(jìn)了TT&C系統(tǒng)中經(jīng)典的FFT頻率引導(dǎo)算法，增加了頻譜對(duì)稱性分析，在實(shí)現(xiàn)頻率引導(dǎo)的同時(shí)完成了防載波頻率錯(cuò)鎖的功能。 3)首次采用基于正交雙通道相關(guān)原理的數(shù)字相關(guān)相位估計(jì)法來實(shí)現(xiàn)次側(cè)音匹配和解模糊，降低了設(shè)備復(fù)雜度，提高了測(cè)距精度。針對(duì)低信噪比的情況，提出了基于平滑濾波的數(shù)據(jù)處理方法，提高了相位測(cè)量精度。對(duì)測(cè)距信道中加限幅器導(dǎo)致的測(cè)距信號(hào)信噪比惡化程度做了深入的理論分析。最后，分析了測(cè)距誤差，并對(duì)其中一些引起測(cè)距誤差的因素提出了改善方法。 通過本論文的工作，成功的完成了TT&C側(cè)音測(cè)距終端的研制，系統(tǒng)現(xiàn)已通過測(cè)試，達(dá)到系統(tǒng)任務(wù)書的各項(xiàng)指標(biāo)要求。
標(biāo)簽：
FPGA
TTC
關(guān)鍵技術(shù)
上傳時(shí)間：
2013-04-24
上傳用戶：assss
-
本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式，比較了它們的性能和特點(diǎn)，最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進(jìn)行基帶信號(hào)的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計(jì)采用了現(xiàn)場(chǎng)可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。 本設(shè)計(jì)硬件平臺(tái)以AD公司的AD9857為核心，在數(shù)字域完成了基帶數(shù)字信號(hào)內(nèi)插濾波、正交調(diào)制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號(hào)的處理，并實(shí)現(xiàn)了對(duì)AD9857的控制。軟件部分，應(yīng)用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數(shù)字信號(hào)處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計(jì)，并進(jìn)行了仿真，仿真結(jié)果達(dá)到了設(shè)計(jì)要求。整個(gè)系統(tǒng)實(shí)現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單，控制靈活，頻率分辨率高，頻率變化速率高等優(yōu)點(diǎn)。
標(biāo)簽：
FPGA
數(shù)字
方法研究
上傳時(shí)間：
2013-07-18
上傳用戶：qoovoop
-
本文的設(shè)計(jì)采用FPGA來實(shí)現(xiàn)π/4DQPSK調(diào)制解調(diào)。采用π/4DQPSK的調(diào)制解調(diào)方式是基于頻帶利用率、誤比特率(即抗噪性)和實(shí)現(xiàn)復(fù)雜性等綜合因素的考慮；采用FPGA進(jìn)行實(shí)現(xiàn)是考慮到高速的數(shù)據(jù)處理以及AD和DA的高速采樣。 本課題主要包含以下幾個(gè)方面的研究： 首先對(duì)π/4DQPSK技術(shù)的應(yīng)用發(fā)展情況做簡(jiǎn)單介紹，并對(duì)其調(diào)制解調(diào)原理進(jìn)行了詳細(xì)的闡述。在理解原理的基礎(chǔ)上，將調(diào)制解調(diào)進(jìn)行模塊化劃分，提出了實(shí)現(xiàn)的思路和方法。其中包括串并轉(zhuǎn)換，差分相位編碼，內(nèi)插，成形濾波器，正交調(diào)制，帶通濾波器及希爾伯特變換，解調(diào)，位同步，載波同步，差分相位解碼。 其次在FPGA上實(shí)現(xiàn)了π/4DQPSK的大部分模塊。其中調(diào)制端的各個(gè)模塊的功能都已經(jīng)實(shí)現(xiàn)，并綜合在一起，下載到開發(fā)板上進(jìn)行了在線仿真。其中成形濾波器的設(shè)計(jì)大大降低了FPGA的資源開銷，是本次設(shè)計(jì)的創(chuàng)新；解調(diào)端對(duì)載波同步和位同步提出了設(shè)計(jì)思路，具體的實(shí)現(xiàn)還需要進(jìn)一步的研究；接口電路的測(cè)試和在線仿真已經(jīng)完成。 最后提出了硬件實(shí)現(xiàn)的方案以及三種芯片的選型與設(shè)計(jì)，給出了簡(jiǎn)要的電路圖和時(shí)序圖。
標(biāo)簽：
4DQPSK
FPGA
調(diào)制
解調(diào)技術(shù)
上傳時(shí)間：
2013-08-03
上傳用戶：fzy309228829
-
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前，國內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽：
FPGA
數(shù)字射頻
存儲(chǔ)器
上傳時(shí)間：
2013-06-01
上傳用戶：lanwei
-
在很多高精度計(jì)算場(chǎng)合需要采用浮點(diǎn)運(yùn)算。過去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計(jì)算精度有限。隨著現(xiàn)場(chǎng)可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì)，包括浮點(diǎn)數(shù)與定點(diǎn)數(shù)之間的相互轉(zhuǎn)換，浮點(diǎn)加法器、減法器、乘法器以及除法器。在這些浮點(diǎn)運(yùn)算單元電路中采用多級(jí)流水線技術(shù)，并在某些方面優(yōu)化算法，提高了運(yùn)算器的性能。在此基礎(chǔ)上討論浮點(diǎn)運(yùn)算器的應(yīng)用，通過調(diào)用自主開發(fā)的浮點(diǎn)乘、加模塊設(shè)計(jì)浮點(diǎn)FIR濾波器，并將其應(yīng)用于正交中頻采樣，結(jié)果表明浮點(diǎn)運(yùn)算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應(yīng)用浮點(diǎn)運(yùn)算模塊設(shè)計(jì)浮點(diǎn)FFT處理器，在FPGA中實(shí)現(xiàn)高精度的FFT處理。
標(biāo)簽：
FPGA
浮點(diǎn)運(yùn)算器
上傳時(shí)間：
2013-05-20
上傳用戶：hechao3225
-
擴(kuò)展頻譜通信技術(shù),它的突出優(yōu)點(diǎn)是保密性好,抗干擾性強(qiáng).隨著通信系統(tǒng)與現(xiàn)代計(jì)算機(jī)軟、硬件技術(shù)與微電子技術(shù)發(fā)展,越來越多的通信系統(tǒng)構(gòu)建于這種技術(shù)之上.在實(shí)際擴(kuò)頻通信系統(tǒng)工程中,用得比較普遍的是直擴(kuò)方式和跳頻方式,它們的不同在于直擴(kuò)是采取隱藏的方式對(duì)抗干擾,而跳頻采取躲避的方式. 西方國家早在20世紀(jì)50年代就開始對(duì)跳頻通信進(jìn)行研究,在上個(gè)世紀(jì)末的幾次局部戰(zhàn)爭(zhēng)中,跳頻電臺(tái)得到了普遍的應(yīng)用.跳頻通信的發(fā)展促進(jìn)了其對(duì)抗技術(shù)的發(fā)展,目前,世界主要幾個(gè)軍事先進(jìn)的國家,已經(jīng)研究出高性能的跳頻通信對(duì)抗設(shè)備,國內(nèi)這方面的發(fā)展相對(duì)國外差距比較大. 未來戰(zhàn)爭(zhēng)是科學(xué)技術(shù)的斗爭(zhēng),研究跳頻通信對(duì)抗勢(shì)在必行.基于這種目的,本文研究和設(shè)計(jì)了跳頻檢測(cè)的FPGA實(shí)現(xiàn),利用基于時(shí)頻分析的處理方法,完成了跳頻信號(hào)檢測(cè)的FPGA實(shí)現(xiàn),通過測(cè)試,表明系統(tǒng)達(dá)到了設(shè)計(jì)要求,可以滿足實(shí)際的需要.主要內(nèi)容包括: 1.概述了跳頻檢測(cè)接收研究的發(fā)展動(dòng)態(tài),闡述了擴(kuò)展頻譜通信及短時(shí)傅立葉變換的原理. 2.分析了基于快速傅立葉變換(FFT)處理跳頻信號(hào),檢測(cè)跳頻的可行性,利用FFT檢測(cè)頻譜的原理,合理使用頻譜采樣策略,做到了增加頻譜利用率,提高了檢測(cè)概率和分析信噪比；利用抽取內(nèi)插技術(shù)完成數(shù)據(jù)速率的轉(zhuǎn)換,使其滿足后續(xù)信號(hào)的處理要求；利用同相和正交的DDC實(shí)現(xiàn)結(jié)構(gòu),完成對(duì)跳頻信號(hào)的解跳. 3.設(shè)計(jì)完成了跳頻信號(hào)檢測(cè)與接收系統(tǒng)的FPGA實(shí)現(xiàn),其主要包括:數(shù)據(jù)速率變換的實(shí)現(xiàn),FIR低通濾波器的實(shí)現(xiàn),快速傅立葉變換(FFT)的實(shí)現(xiàn),下變頻的實(shí)現(xiàn)等.在濾波器的實(shí)現(xiàn)中,提出了兩種設(shè)計(jì)方法:基于常系數(shù)乘法器和分布式算法濾波器,分析了上述兩種方法的優(yōu)缺點(diǎn),選擇用分布式算法實(shí)現(xiàn)設(shè)計(jì)中的低通濾波器；在快速傅立葉變換實(shí)現(xiàn)中,分析了基2和基4的算法結(jié)構(gòu),并分別實(shí)現(xiàn)了基2和基4的算法,滿足了不同場(chǎng)合對(duì)處理器的要求.在下變頻的設(shè)計(jì)中,使用濾波器的多相結(jié)構(gòu)完成抽取的實(shí)現(xiàn),并使用低通濾波器使信號(hào)帶寬滿足指標(biāo)的要求.此外,設(shè)計(jì)中還包括雙端口RAM的實(shí)現(xiàn),比較模塊的實(shí)現(xiàn)、數(shù)據(jù)緩存模塊和串并轉(zhuǎn)換模塊的實(shí)現(xiàn). 4.介紹了實(shí)現(xiàn)系統(tǒng)的硬件平臺(tái).
標(biāo)簽：
跳頻信號(hào)
檢測(cè)
接收系統(tǒng)
上傳時(shí)間：
2013-04-24
上傳用戶：zttztt2005
