亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

正弦信號發(fā)生器

  • 新型并行Turbo編譯碼器的FPGA實現

    可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統具有很好的糾錯能力,如使用差錯控制編碼。自仙農定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復雜度大,導致其譯碼延時大,故而在工程中的應用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數和最大迭代次數均為4時,可支持8.2Mbps的編譯碼數掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC/PHY和PCI接口,很好地滿足了通信系統需求。系統測試結果表明,本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現,分別介紹了編碼器和譯碼器的RTL設計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構,使用SOC架構處理系統和基于NIOSII處理器和uC/0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。

    標簽: Turbo FPGA 并行 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:ziyu_job1234

  • 基于FPGA的無線信道仿真器設計與實現

    隨著人們對無線通信需求和質量的要求越來越高,無線通信設備的研發也變得越來越復雜,系統測試在整個設備研發過程中所占的比重也越來越大。為了能夠盡快縮短研發周期,測試人員需要在實驗室模擬出無線信道的各種傳播特性,以便對所設計的系統進行調試與測試。無線信道仿真器是進行無線通信系統硬件調試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考,采用基于Jakes模型的改進算法,使用Altera公司的StratixⅡ EP2S180模擬實現了頻率選擇性衰落信道。信道仿真器實現了四根天線數據的上行接收,每根天線由八條可分辨路徑,每條可分辨路徑由64個反射體構成,每根天線可分辨路徑和反射體的數目可以獨立配置。通過對每個反射體初始角度和初始相位的設置,并且保證反射體的角度和相位是均勻分布的隨機數,可以使得同一條路徑不同反射體之間的非相關特性,得到的多徑傳播信道是一個離散的廣義平穩非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數據傳輸環境,上行數據由后臺產生后儲存在單板上的SDRAM中。啟動測試之后,上行數據在CPU的控制下通過信道仿真器,然后送達基帶處理板解調,最后測試數據的誤碼率和誤塊率,從而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141協議中對通信設備測試的要求和無線信道自身的特點,完成了對無線信道仿真器系統設計方案的吸收和修改。 其次,針對FPGA內部資源結構,研究了信道仿真器FPGA實現過程中的困難和資源的消耗,進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發、仿真、綜合和板上調試;完成了FPGA和后臺軟件的聯合調試;完成了兩天線到四天線的改版工作,使FPGA內部的工作頻率翻了一倍,大幅降低了FPGA資源的消耗。 最后,在完成無線信道仿真器的硬件設計之后,對無線信道仿真器的測試根據3GPP TS 25.141 V6.13.0協議中的要求進行,即在數據誤塊率(BLER)一定的情況下,對不同信道傳播環境和不同傳輸業務下的信噪比(Eb/No)進行測試,單天線和多天線的測試結果符合協議中規定的信噪比(Eb/No)的要求。

    標簽: FPGA 無線信道 仿真器

    上傳時間: 2013-04-24

    上傳用戶:小楊高1

  • 四路DVBC調制器的設計

    隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。

    標簽: DVBC 調制器

    上傳時間: 2013-07-05

    上傳用戶:leehom61

  • 源碼公開的MCS-51單片機宏匯編器

    周立功的一份文檔,介紹源碼公開的MCS-51單片機宏匯編器,本是一應屆生的習作,是學習編譯原理和C程序設計的“靶子”,雖然該軟件未完全達到滿意效果,不過與Keil公司的A51配合起來使用還是不錯的。

    標簽: MCS 51 源碼 單片機

    上傳時間: 2013-05-19

    上傳用戶:axxsa

  • 論文 源碼公開的mcs-51單片機的宏匯編器

    ·源碼公開的MCS 51 單片機的宏匯編器 Macro Assembler of MCS MCS-51 micro controller Version 0.12 這是一個應屆生寫的習作 盡管這個軟件A51 還未完全達到滿意的效果不過與Keil 公司的A51 配合起來使用還是不錯的 公開源碼和文檔的目的是希望能夠給一些愛好者作為學習編譯原理和C 程序設計的靶子同時也希望有更多的熱心人參與修改源碼直至

    標簽: nbsp mcs 51 論文

    上傳時間: 2013-07-23

    上傳用戶:xjz632

  • 無線電中自適應調制解調器的FPGA實現

    隨著無線通信技術的不斷發展,人們對移動通信及寬帶無線接入業務需求的不斷增長,無線頻譜資源顯得日益匱乏。因此,如何提高頻譜利用率,一直以來就是無線通信領域研究的主要任務。認知無線電的提出成為當下解決頻譜資源稀缺的一個有效方法。而認知無線電的特性要求認知無線系統必須具備一個可重構的自適應調制解調器。因此,對于認知無線電平臺中自適應可重構調制解調器的深入研究具有重大的意義。    軟件無線電是實現認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術,對多速率信號處理中的內插和抽取、帶通采樣、數字下變頻、濾波等技術進行了分析與探討,為設計自適應可重構調制解調器的設計提供了理論基礎。然后介紹了認知無線電系統的構成和基本工作方式,接著重點研究了其中通信模塊的FPGA實現。在通信模塊的實現中,研究了基于認知無線電的BPSK、π/4 DQPSK、8PSK及16QAM調制解調技術,簡要論述了他們的基本概念和原理,并給出了設計方案。接著按信號流程逐一介紹了各個功能模塊在DSP+FPGA硬件平臺上的實現,并對得到的數據進行了分析,給出了性能測試結果。在此基礎上,結合認知無線電系統的要求,提出了可變調制方式,可變傳輸帶寬的自適應可重構調制解調器的設計方案,并對其中一些關鍵模塊的硬件實現給出了分析,同時給出了收端波特率識別的策略。最后,論文提出了一些新的自適應技術,如波特率估計、信噪比估計等,并給出了應用這些技術的自適應調制解調器的改進方案。

    標簽: FPGA 無線 調制解調器

    上傳時間: 2013-06-17

    上傳用戶:alan-ee

  • PDU短信編碼器

    一種pdu短信編碼工具,可以將數據轉換成unlcode碼,方便gsm方面的開發

    標簽: PDU 短信 編碼器

    上傳時間: 2013-05-21

    上傳用戶:wangdean1101

  • FPGA和PC機之間串行通信對輸出正弦波頻率的控制

    1、 利用FLEX10的片內RAM資源,根據DDS原理,設計產生正弦信號的各功能模塊和頂層原理圖; 2、 利用實驗板上的TLC7259轉換器,將1中得到的正弦信號,通過D/A轉換,通過ME5534濾波后在示波器上觀察; 3、 輸出波形要求: 在輸入時鐘頻率為16KHz時,輸出正弦波分辨率達到1Hz; 在輸入時鐘頻率為4MHz時,輸出正弦波分辨率達到256Hz; 4、 通過RS232C通信,實現FPGA和PC機之間串行通信,從而實現用PC機改變頻率控制字,實現對輸出正弦波頻率的控制。

    標簽: FPGA PC機 串行通信 輸出

    上傳時間: 2013-09-06

    上傳用戶:zhuimenghuadie

  • GD-06 ALLEGRO通用GSM撥號器

    D-06  ALLEGRO 是通用型的GSM撥號器和控制器,它既可以用于家庭又可以用于工業自動控制,用于安全防范或遠程數據傳輸工程,觸發任何一個輸入端將會使得該裝置以短信的方式發送報告到已編好程的電話號碼上或直接打電話,通過發送特定的短信到該裝置上,你可以打開或關閉遠端控制輸出端。基本設定是,GD-06提供4個輸入觸發端和3個輸出端。  可以通過對該裝置發送短信進行編程或通過互聯網用捷豹GSMLINK網頁進行編程。 專業模式允許所有的輸入和輸出端的全面編程,觸發監聽模式,GPRS數據通訊和模擬數據發送。 

    標簽: ALLEGRO GSM GD 06

    上傳時間: 2013-10-22

    上傳用戶:panjialaodi

  • 200mV~10V/0-24V電平單輸入單輸出模擬信號隔離變送器

    轉速傳感器信號隔離變送器,正弦波整形 主要特性: >> 轉速傳感器信號直接輸入,整形調理方波信號 >> 200mV峰值微弱信號的放大與整形 >> 正弦波、鋸齒波信號輸入,方波信號輸出 >> 不改變原波形頻率,響應速度快 >> 電源、信號:輸入/輸出 3000VDC三隔離 >> 供電電源:5V、12V、15V或24V直流單電源供電 >> 低成本、小體積,使用方便,可靠性高 >> 標準DIN35 導軌式安裝 >> 尺寸:106.7x79.0x25.0mm >> 工業級溫度范圍: - 45 ~ + 85 ℃ 應用: >> 轉速傳感器信號隔離、采集及變換 >> 汽車速度測量 >> 汽車ABS防抱死制動系統 >> 轉速信號放大與整形 >> 地線干擾抑制 >> 電機轉速監測系統 >> 速度測量與報警 >> 信號無失真變送和傳輸 產品選型表: DIN11 IAP – S□ - P□ – O□ 輸入信號 供電電源 輸出信號 特點 代碼 Power 代碼 特點 代碼 正負信號輸入,正弦波輸入 幅度峰峰值(VP-P):200mV~50V S1 24VDC P1 輸出電平0-5V O1 單端信號輸入, 幅度峰峰值(VP-P):5V S2 12VDC P2 輸出電平0-12V O2 單端信號輸入, 幅度峰峰值(VP-P):12V S3 5VDC P3 輸出電平0-24V O3 單端信號輸入, 幅度峰峰值(VP-P):24V S4 15VDC P4 集電極開路輸出 O4 用戶自定義 Su 用戶自定義 Ou 產品選型舉例: 例 1:輸入:轉速傳感器,正弦波VP-P:200mV~10V;電源:24V ;輸出:0-5V電平 型號:DIN11 IAP S1-P1-O1 例 2:輸入:轉速傳感器,正弦波VP-P:200mV~10V;電源:12V ;輸出:0-24V電平 型號:DIN11 IAP S1-P2-O3 例 3:輸入:0-5V電平;電源:24V ;輸出:0-24V電平 型號:DIN11 IAP S2-P1-O3 例 4:輸入:0-5V電平;電源:12V ;輸出:集電極開路輸出 型號:DIN11 IAP S2-P2-O4 例 5:輸入:用戶自定義;電源:24V ;輸出:用戶自定義 型號:DIN11 IAP Su-P1-Ou

    標簽: 200 10 mV 24

    上傳時間: 2013-10-22

    上傳用戶:hebanlian

主站蜘蛛池模板: 正蓝旗| 弥渡县| 兰坪| 罗甸县| 思南县| 阜康市| 虞城县| 玉屏| 宁波市| 嵩明县| 望都县| 肇源县| 太康县| 萍乡市| 涡阳县| 佛坪县| 祁连县| 新沂市| 壶关县| 东阿县| 苍山县| 册亨县| 鸡西市| 新兴县| 湖南省| 贺州市| 信阳市| 民和| 年辖:市辖区| 连江县| 仪征市| 巴林右旗| 洛阳市| 松原市| 墨脱县| 武城县| 台湾省| 大理市| 台南市| 岢岚县| 大关县|