隨著科技的發(fā)展，電子電路的設計正逐漸擺脫傳統(tǒng)的設計模式。可編程邏輯器件及硬件描述語言的出現與發(fā)展從根本上改變了數字系統(tǒng)設計與實現的技術與方法，越來越多的數字信號處理系統(tǒng)采用可編程邏輯器件來實現。 數字濾波技術作為數字信號處理的基本分支之一，在各種數字信號處理中起著重要作用，被廣泛應用于很多領域。其中有限長沖激響應（FIR）濾波器，只有零點、系統(tǒng)穩(wěn)定、運算速度快、具有線性相位的特性，設計靈活，在工程實際中獲得廣泛應用。 本文以數字濾波器的基本理論為依據，通過對現場可編程門陣列（FPGA）內部結構的研究，結合軟件工程學中結構化設計思想和硬件描述語言的特點，以9階FIR低通數字濾波器為例，采用Altera公司的EPIK30TC144-3器件完成了FIR數字濾波器的軟硬件設計。我們在設計中采用了層次化、模塊化的設計思想，將整個濾波器劃分為多個功能模塊，利用VHDL語言進行了各個功能模塊的設計。 為了使設計的過程和結果更為直觀，文中詳細介紹了核心及外圍硬件電路的設計過程，最終達到了基于FPGA硬件實現參數化FIR數字濾波器的目的。實驗測試表明，本論文所設計的基于FPGA的9階FIR低通數字濾波器基本達到了設計指標。依照此方法，只要修改參數，升級相關硬件，便可以更改濾波器性能，實現高通、帶通FIR數字濾波器，說明本設計具有普遍指導意義。
標簽：
FPGA
數字濾波
上傳時間：
2013-05-24
上傳用戶：1101055045
