一種以CPLD為核心、以VHDL為開發工具的時間控制器
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。...
死區時間技術資料
?? 資源總數：7619
死區時間是電力電子技術中關鍵參數之一，對于提高開關電源、逆變器及電機控制系統的效率與穩定性至關重要。掌握死區時間優化技巧，能夠有效減少功率損耗并抑制電磁干擾，廣泛應用于新能源汽車、工業自動化及智能家居等領域。本頁面匯集了7619份關于死區時間設置與調整的專業資料，包括但不限于設計指南、案例分析及最新研究成果，助力工程師深入理解其工作原理與實踐應用，提升項目開發成功率。
?? 死區時間熱門資料
查看全部7619個資源 ?在CPLD內實現聲調和時間的控制
在CPLD內實現聲調和時間的控制，在LATTICE的ISPLEVER6.1下編譯通過?？梢孕薷亩〞r時間進行聲調的修改...
有時間顯示與設置、秒表、鬧鐘、日期顯示與設置功能
有時間顯示與設置、秒表、鬧鐘、日期顯示與設置功能，用6個數碼管顯示。...
FPGA 數字電路 時序 時延路徑 建立時間 保持時間
關鍵詞：FPGA 數字電路 時序 時延路徑 建立時間 保持時間...
采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統
采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式，保證了系統的速度，避免了瓶勁的出現；整個系統采用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用FFT芯片實現的高速數據吞吐能力，可以廣泛地應用于數字信號...
?? 死區時間資料分類