<li id="eiues"></li>
<strike id="eiues"></strike>
WinAVR中自帶的延時函數(shù)說明 WinAVR中自帶的延時函數(shù)說明
標(biāo)簽： WinAVR 延時函數(shù)
上傳時間： 2013-06-14
上傳用戶：Late_Li
uCOS II在AVR單片機(jī)中移植的關(guān)鍵技術(shù)
標(biāo)簽： uCOS AVR 單片機(jī) 關(guān)鍵技術(shù)
上傳時間： 2013-04-24
上傳用戶：6546544
關(guān)于電路中3V與5V混合連接的一些方法和電路介紹
標(biāo)簽： 邏輯接口
上傳時間： 2013-05-21
上傳用戶：dave520l
處理3x3中值濾波，代碼分模塊，很好的硬件實(shí)現(xiàn)方法。
標(biāo)簽： verilog 3x3 中值濾波
上傳時間： 2013-07-23
上傳用戶：nunnzhy
力特USB轉(zhuǎn)232驅(qū)動.可能你會用的著 windows xP 環(huán)境
標(biāo)簽： USB 232 驅(qū)動
上傳用戶：1051290259
影響FPGA設(shè)計(jì)中時鐘因素的探討,能幫組FPGA的設(shè)計(jì)
標(biāo)簽： FPGA 時鐘
上傳時間： 2013-08-05
上傳用戶：wkxiian
講解了在FPGA中時序設(shè)計(jì)時應(yīng)該注意的問題，并分享了設(shè)計(jì)經(jīng)驗(yàn)
標(biāo)簽： FPGA 時序設(shè)計(jì)
上傳時間： 2013-08-06
上傳用戶：竺羽翎2222
基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)中的關(guān)鍵問題研究，適合用fpga研究神經(jīng)網(wǎng)絡(luò)的工程人員參考
標(biāo)簽： FPGA 神經(jīng)網(wǎng)絡(luò) 硬件實(shí)現(xiàn)
上傳時間： 2013-08-07
上傳用戶：13215175592
FPGA在軟件無線電中的應(yīng)用 FPGA in the Software Radio
標(biāo)簽： FPGA 軟件無線電 中的應(yīng)用
上傳用戶：shanxiliuxu
本應(yīng)用指南講述 Spartan-3E 系列中的串行外設(shè)接口 (SPI) 配置模式。SPI 配置模式拓寬了SpartanTM-3E 設(shè)計(jì)人員可以使用的配置解決方案。SPI Flash 存儲器件引腳少、封裝外形小而且貨源廣泛。本指南討論用 SPI Flash 存儲器件配置 Spartan-3E FPGA 所需的連接
標(biāo)簽： Spartan SPI 串行 外設(shè)接口
上傳時間： 2013-08-08
上傳用戶：helmos
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
