本論文圍繞提高高速變頻電機設計水平和促進電機CAD技術發展這一主題，對高速變頻電機電磁設計和電機智能設計方法進行了深入的研究。 1.分析了集膚效應對高速變頻電機設計的影響。針對高速變頻電機轉子導體中集膚效應現象較為嚴重的特點，用有限元法對不同轉子槽型在不同頻率時的集膚效應進行了分析，并提出了一種利用有限元法的精確計算結果和人工神經網絡的非線性映射能力計算電機轉子集膚效應系數的新方法，能夠快速有效的給出轉子不同槽型不同頻率時的集膚效應系數。 2.研究了電壓型SPWM變頻器輸出時間諧波頻譜以及調制參數對輸出諧波的影響，為精確分析高速變頻電機的諧波效應和選擇適當的變頻器提供參考。分析了時間諧波對高速變頻電機效率、功率因數及輸出轉矩的影響，對提高高速變頻電機設計精度具有指導意義。 3.從電磁設計的角度探討了高速變頻電機設計過程，所得出的結論對于高速變頻電機設計具有指導意義。論文還提出了一個可以考慮時間諧波效應的高速變頻電機分析模型，在此基礎上編制了高速變頻電機電磁仿真程序。 4.前人工作的基礎上，進一步研究了人工智能技術在電機設計中的應用。針對電機設計不同階段的特點，首次提出了面向電機設計過程的智能設計集成推理體系。 5.從設計過程優化的角度，研究了電機設計狀態評價問題，建立了電機設計狀態綜合評價模型，能夠對電機設計的不同層次、不同階段及時進行設計狀態評價。@ @ 6.研究了基于實例推理技術在電機初始方案設計過程中的應用，首次提出了一種基于知識引導和相似優先的混合型實例檢索算法，給出了基于BP神經網絡的實例相似度判定機制，可以提高檢索效率。 7.針對傳統電機調整設計專家系統的缺陷，提出了一種新型的基于神經網絡推理機制的電機調整設計混合型專家系統模型，該模型將專家系統技術與神經網絡、電機綜合設計方法有效結合，具有并行推理和系統自學習能力，解決了調整設計過程中調整力度難以確定的問題。 8.論支還研究了基于遺傳算法的電機優化設計方法。針對遺傳算法中普遍存在的早熟收斂和搜索效率低的現象，提出了一種改進遺傳算法一變焦自適應遺傳算法，有助于提高優化效率和克服早熟。 9.在上述工作的基礎上，首次提出了支持遠程設計的電機智能設計集成平臺的概念，給出了基于軟總線和組件機制的平臺實現模型。并對集成平臺中電機模型集成技術、基于Objectorx的電機圖形繪制技術和基于Web的遠程設計支持技術等關鍵技術進行了討論。
上傳時間： 2013-04-24
上傳用戶：dbs012280
變電站是電力系統的一個重要環節，它的運行情況直接影響到電力系統的可靠、經濟運行。一個變電站運行情況的優劣，在很大程度上取決于其二次設備的工作性能。現在的變電站有三種運行模式：一種是常規變電站，一種是部分實現微機管理、具有一定自動化水平的變電站，再有一種是實現無人值班、全面微機化的綜合自動化變電站。在常規變電站中，其繼電保護、中央信號系統、變送器、遠動及故障錄波裝置等所有二次設備都是采用傳統的分立式設備，而且站內配備大量控制、保護、記錄用屏盤。使裝備設置復雜，占地面積大，日常維護管理工作繁重。這種常規變電站的一個致命弱點是不具備自診斷能力，對二次系統本身的故障無法監測。因此，這種常規變電站已逐漸被淘汰。 要提高變電站運行的可靠性及經濟性，一個最有效的方法就是提高變電站運行管理的自動化水平，實現變電站的綜合自動化，以微機化的新型二次設備取代傳統使用的分立式設備。開發集保護、控制、監測及遠動等功能為一體的新型設備，并實現設備共享、信息資源共享，使變電站設計簡捷、布局緊湊，運行更加可靠安全。 隨著微型計算機技術、集成電路技術的迅速發展，原來越多的新技術和新產品應用到變電站的二次設備中去，使變電站的二次設備得到不斷的更新換代。該項研究把一種新型的低壓電能量測量芯片與高性能的數字信號處理器(DSP)結合起來，利用DSP體積小、功能強、功耗低、速度快、性價比高等優點，設計出新型的變電站線路測控單元，實現對高壓線路的測量、監視和控制，這種新型的二次設備比傳統的二次設備具有更高的精度和更快的相應速度。 與此同時，網絡理論和技術的發展，也使變電站監控系統的結構發生了很大的變化，由原來的集中控制型逐步過渡到功能分散、模塊化的分散網絡型，通過現場總線，使主控室和現場之間的聯系變成了串行通信聯系，從而提高的系統的可靠性和可維護性。CAN總線應用于變電站的監控系統中，組成變電站的數據通信網絡，可以提高系統的抗干擾能力和容錯能力。 該文就以上的兩個方面進行研究和設計，主要內容包括：一是在簡單介紹新型電能測量芯片和DSP的基本知識的基礎上，提出了一個變電站測控單元的設計方案，并從從硬件和軟件兩個方面進行了詳細的介紹，主要部分是對測量模塊的設計；二是系統的通信接口模塊設計，從硬件和軟件方面詳細的介紹了通信模塊的三種不同的通信接口的設計，分別是RS-232串行通信、RS-485總線通信、CAN總線通信；三是在分析現代測控系統發展歷史，指出了現場總線測控系統的優越性；四是設計出的測控系統單元的基礎上，利用CAN現場總線構建變電站的綜合監控系統。 該文提出的方案、技術以及結論對于變電站監控系統和自綜合動化系統的研究開發、工程設計都具有實際的參考意義。
上傳時間： 2013-04-24
上傳用戶：fhzm5658
超級單片機工具集,單片機相關的小軟件集合！
標簽： 超級單片機
上傳時間： 2013-07-09
上傳用戶：面具愛人丿
常用ARM7TDMI(-S)指令集及匯編，
上傳時間： 2013-06-28
上傳用戶：jhksyghr
PROTEUS教程合集pdf文件，其中包括一些proteus的用法，和一部分元器件中英文對照，等等……
上傳時間： 2013-04-24
上傳用戶：gokk
C語言程序_300實例集C語言程序_300實例集
上傳時間： 2013-08-03
上傳用戶：asd_123
抽油機井工況監測是石油生產過程中非常重要的環節，可以為油井提高泵效、高效管理提供可靠依據。隨著石油工業的迅速發展，傳統的人工操作遠遠不能滿足現代化石油生產的要求。將遠程監測系統應用于油井工況監測，可以降低工人勞動強度，提高生產效率和油田管理水平。針對目前已有油井工況監測系統存在的不足，本文研制出一種集計算機技術、電子技術和通信技術于一身、功能完善、可靠性高、成本低廉的抽油機井工況遠程監測系統。 示功圖是常用的用于判斷抽油機井工作狀況的方法，它是抽油機光桿在作往復運動的一個周期中，光桿相對位移與載荷的對應關系曲線。傳統的利用拉線位移傳感器獲取位移的方式，不能實現長期連續的監測。本系統采用加速度傳感器作為沖次傳感器，獲取每個周期的起始點，再利用拉線位移傳感器對一個周期中按時間等分的點的位移進行標定，既解決了拉線位移不能長期連續監測的問題，又保證了位移的精度。 本系統由工況傳感器、數據中繼單元、數據中心和手持機四部分組成。安裝在抽油井上的工況傳感器定時獲取并存儲示功圖數據，定時將數據發送到數據中繼單元。由數據中繼單元將多個工況傳感器的示功圖數據集中后，通過遠程網絡傳送到數據中心。數據中心實現對所有示功圖數據的存儲、查詢、分析和打印，并可以通過網絡實現數據共享。手持機用于對工況傳感器進行設置和標定，并可以現場獲取示功圖。 硬件電路采用低功耗設計方法，使用低電壓、低功耗的基于ARM7內核的LPC2138/2148微處理器及微功率無線數傳模塊，將硬件電路功耗降到最低。采用SD卡作為存儲器，增加了數據存儲容量和數據可靠性。采用單軸加速度傳感器ADXL105作為沖次傳感器，具有高精度、低功耗、高可靠性的優點。CDMA模塊采用基于CDMA1X數據通信網絡的H7710，組成高速、永遠在線、透明數據傳輸的數據通信網絡。 軟件設計遵循模塊化設計思想，既考慮到各模塊功能的實現，又兼顧了系統總體的協調性。本系統軟件由工況傳感器軟件、手持機軟件、數據中繼單元軟件及數據中心軟件四部分組成。工況傳感器軟件、手持機軟件和數據中繼單元軟件由ADS集成開發環境編寫，并由AXD仿真調試器生成可執行代碼，最后通過EasyJTAG仿真器下載到微處理器芯片中。數據中心運行于服務器/客戶機工作模式，使用SQL Server數據庫。數據中心處理軟件由Visual Basic6．0編寫，運行于Windows操作系統中。 通訊網絡由無線數傳網絡和CDMA網絡組成，工況傳感器與數據中繼單元組成無線數傳網絡，采用ISM工作頻段，實現近距離無線通訊。數據中繼單元作為無線數傳網絡的中心節點，通過CDMA網絡與數據中心通信處理機相聯，實現數據的遠程傳輸。 本系統首次利用加速度傳感器與拉線位移傳感器相結合的方式，實現抽油井工況長期連續監測，提高了整個系統的可靠性；利用ARM單片機作為微處理器，低功耗電路設計，低功耗工作模式，延長了電池的壽命；無線數傳網絡與CDMA網絡相結合，兼具無線數傳網絡與CDMA網絡的優點，降低了整個系統的安裝和運行費用；數據中心采用服務器/客戶機工作模式，便于用戶共享數據。目前該系統的各部分均經過硬件、軟件及運行測試，已經在油田試運行。運行結果表明，該系統性能完善，運行可靠，安裝及維護簡便，取得了較好的效果。
上傳時間： 2013-07-12
上傳用戶：ivan-mtk
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域，一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真，而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素，在現有的指令集仿真技術中，編譯型仿真技術雖然可以獲得高的仿真速度，但其對應用的假設過于嚴格，限制了其在商業領域中的應用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎可以進行擴充和改進，以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現規律，并在此基礎上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設計方案，包括為提高仿真器性能，減少譯碼時間，創新性的在流程設計中加入了預解碼的步驟，同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來，描述了仿真器的實現，包括指令的取指、譯碼、執行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外，需要特別指出的是，針對仿真器中普遍存在的調試難問題，本文從一線程序開發人員的角度，在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外，還添加了各類監視設備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
上傳時間： 2013-08-02
上傳用戶：宋桃子
隨著半導體工藝的飛速發展和芯片設計水平的不斷進步，ARM微處理器的性能得到大幅度地提高，同時其芯片的價格也在不斷下降，嵌入式系統以其獨有的優勢，己經廣泛地滲透到科學研究和日常生活的各個方面。 本文以ARM7 LPC2132處理器為核心，結合蓋革一彌勒計數管對Time-To-Count輻射測量方法進行研究。ARM結構是基于精簡指令集計算機(RISC)原理而設計的，其指令集和相關的譯碼機制比復雜指令集計算機要簡單得多，使用一個小的、廉價的ARM微處理器就可實現很高的指令吞吐量和實時的中斷響應。基于ARM7TDMI-S核的LPC2132微處理器，其工作頻率可達到60MHz，這對于Time-To-Count技術是非常有利的，而且利用LPC2132芯片的定時/計數器引腳捕獲功能，可以直接讀取TC中的計數值，也就是說不再需要調用中斷函數讀取TC值，從而大大降低了計數前雜質時間。本文是在我師兄呂軍的《Time-To-Count測量方法初步研究》基礎上，使用了高速的ARM芯片，對基于MCS-51的Time-To-Count輻射測量系統進行了改進，進一步論證了采用高速ARM處理器芯片可以極大的提高G-M計數器的測量范圍與測量精度。 首先，討論了傳統的蓋革-彌勒計數管探測射線強度的方法，并指出傳統的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對Time-To-Count測量方法的理論基礎進行分析。指出Time-To-Count方法與傳統的脈沖計數方法的區別，以及采用Time-To-Count方法進行輻射測量的可行性。 接著，詳細論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點以及輻射測量儀的各部分接口電路設計及相關程序的編制。 最后得出結論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數據線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進行的輻射測量時，如何減少雜質時間以及如何提高計數前時間的測量精度，是決定Time-To-Count輻射測量儀性能的關鍵因素。實驗用三只相同型號的J33G-M計數管分別作為探測元件，在100U R/h到lR/h的輻射場中進行試驗.每個測量點測量5次取平均，得出隨著照射量率的增大，輻射強度R的測量值偏小且與輻射真實值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個數量級。而用J33型G-M計數管作常規的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現了運用Time-To-Count方法測量輻射強度的優越性，也從另一個角度反應了隨著計數前時間的逐漸減小，雜質時間在其中的比重越來越大，對測量結果的影響也就越來越嚴重，盡可能的減小雜質時間在Time-To-Count方法輻射測量特別是測量高強度輻射中是關鍵的。筆者用示波器測出此輻射儀器的雜質時間約為6.5 u S，所以在計算定時器值的時候減去這個雜質時間，可以增加計數前時間的精確度。通過實驗得出，在標定儀器的K值時，應該在照射量率較低的條件下行，而測得的計數前時間是否精確則需要在照射量率較高的條件下通過儀器標定來檢驗。這是因為在照射量率較低時，計數前時間較大，雜質時間對測量結果的影響不明顯，數據線斜率較穩定，適宜于確定標定系數K值，而在照射量率較高時，計數前時間很小，雜質時間對測量結果的影響較大，可以明顯的在數據線上反映出來，從而可以很好的反應出儀器的性能與量程。實驗證明了Time-To-Count測量方法中最為關鍵的環節就是如何對計數前時間進行精確測量。經過對大量實驗數據的分析，得到計數前時間中的雜質時間可分為硬件雜質時間和軟件雜質時間，并以軟件雜質時間為主，通過對程序進行合理優化，軟件雜質時間可以通過程序的改進而減少，甚至可以用數學補償的方法來抵消，從而可以得到比較精確的計數前時間，以此得到較精確的輻射強度值。對于本輻射儀，用戶可以選擇不同的工作模式來進行測量，當輻射場較弱時，通常采用規定次數測量的方式，在輻射場較強時，應該選用定時測量的方式。因為，當輻射場較弱時，如果用規定次數測量的方式，會浪費很多時間來采集足夠的脈沖信號。當輻射場較強時，由于輻射粒子很多，產生脈沖的頻率就很高，規定次數的測量會加大測量誤差，當選用定時測量的方式時，由于時間的相對加長，所以記錄的粒子數就相對的增加，從而提高儀器的測量精度。通過調研國內外先進核輻射測量儀器的發展現狀，了解到了目前最新的核輻射總量測量技術一Time-To-Count理論及其應用情況。論證了該新技術的理論原理，根據此原理，結合高速處理器ARM7 LPC2132，對以G-計數管為探測元件的Time-To-Count輻射測量儀進行設計。論文以實驗的方法論證了Time-To-Count原理測量核輻射方法的科學性，該輻射儀的量程和精度均優于以前以脈沖計數為基礎理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優點。用戶可以定期的對儀器的標定，來減小由于電子元件的老化對低儀器性能參數造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計數管的量程。就儀器中使用的J33型G-M計數管而言，G-M計數管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統的脈沖計數方法要高，測量結果的線性程度也比傳統的方法要好。G-M計數管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對國內外Time-To-Count方法的研究現狀進行分析，指出了Time-To-Count測量方法的基本原理，并對Time-T0-Count方法理論進行了分析，推導出了計數前時間和兩個相鄰輻射粒子時間間隔之間的關系，從數學的角度論證了Time-To-Count方法的科學性。詳細說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設計、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對基于MCS-51單片機的Time-To-Count測量儀的改進。改進后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點。本論文根據實驗結果總結出了Time-To-Count技術中的幾點關鍵因素，如：處理器的頻率、計數前時間、雜質時間、采樣次數和測量時間等，重點分析了雜質時間的組成以及引入雜質時間的主要因素等，對國內核輻射測量儀的研究具有一定的指導意義。
標簽： TimeToCount ARM 輻射測量儀
上傳時間： 2013-06-24
上傳用戶：pinksun9
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
