在大多2440開發板BSP中的SMDK2440\DRIVERS\backlite目錄下一般都有背光驅動。在注冊表中添加如下函數的時候，開機時確實可以打印"!!!!!!!!!!!! BACKLIGHT ON !!!!!!!!!!!!，如果沒有操作大概1分鐘后也可以打印!!!!!!!!!!!! BACKLIGHT OFF !!!!!!!!!!!!。但打印("!!!!!!!!!!!! BACKLIGHT OFF !!!!!!!!!!!!后，就算有觸發事件（在觸摸屏上點擊，或者移動鼠標）也不會打印"!!!!!!!!!!!! BACKLIGHT ON !!!!!!!!!!!!。 其實這個驅動大體是正確的，只是當鍵盤鼠標或觸摸屏輸入時候gwes 發送“PowerManager/ActivityTimer/UserActivity” event，而不是原驅動中的“("UserInputEvent") ”修改后的源程序如下（SMDK2440\DRIVERS\backlite目錄下bak_hw.cpp文件）。
上傳時間： 2013-12-25
上傳用戶：cx111111
德州儀器發表之新款DSP TMS320F28335 的MCBSP匯流排控制程式,以簡單程式描述匯流排使用方式!
上傳時間： 2017-07-14
上傳用戶：aa54
完整的紅外抄表系統 自己做過的項目 包括完整的程序和電路圖,PCB板圖 使用偉福編譯器編譯
上傳時間： 2013-07-14
上傳用戶：lhw888
近年來提出的光突發交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優點，有效支持高突發、高速率的多種業務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”，主要涉及兩個方面：LOBS邊緣節點核心板和光板FPGA的實現方案，重點關注于邊緣節點核心板突發包組裝算法。 本文第一章首先介紹LOBS網絡的背景、架構，分析了LOBS網絡的關鍵技術，然后介紹了本論文后續章節研究的主要內容。 第二章介紹了LOBS邊緣節點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片，突發包組裝FPGA，突發包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發射FPGA，接收FPGA，光發射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節點FPGA的具體實現方法，分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發射和接收兩個方向，主要是將進入FPGA的數據進行同步后按照指定的格式發送。 第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法，可以充分支持各種擴展，包括自適應動態組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
常用三星單片機燒寫電壓設置參考表 燒寫電壓說明:Vdd 電壓指燒寫時加載到芯片Vdd 端子的邏輯電壓,Vpp 電壓指燒寫時加載到芯片Vpp(Test)端子的編程電壓, Vpp=12V 是編程器的默認燒寫電壓,無須特別設置. 由于編程器的默認輸出Vpp 電壓均為12V,因此在燒寫Vpp=3.3V/5.0V 的芯片時,需要對燒寫轉換適配器作以下改動:將燒寫器燒寫座引出的Vpp 端子完全空置不用, 并在適配器上將Vdd端子直接連接Vpp 端即可.當用戶采用在PCB板上燒寫方式時,建議最好能在PCB芯片端的Vpp腳并接一個104 的電容入地,可有效保護在燒寫電壓加載時板子電路共同作用產生的瞬間過壓脈沖不會輸入到Vpp 腳而造成Vpp 擊穿.S3F84K4 燒寫特別說明,由于三星半導體DATA SHEET 要求在對該芯片進行燒寫時,須在Vpp 腳加接一個101 的電容到地,因此在使用我站各款燒寫器燒寫84K4 時,須將燒寫器主板上的Vpp 端原來并接的10uf/50V-電解電容和104 電容去掉,另行并接一個101 電容入地即可.不過,據本人特別測試結果,其實不做以上處理對燒寫過程沒有任何影響, 估計可能是三星半導體對芯片有做過改版,老版本的84K4 才會有以上特別要求,新版本是沒有這個要求的.
上傳時間： 2013-10-10
上傳用戶：wcl168881111111
EVALSPEAR600評估板材料清單 EXCELL格式，BOM表
上傳時間： 2013-11-02
上傳用戶：thinode
MCP3905/6 電能表集成電路（Intergrated Circuits，IC）為單相家用電表設計提供有功功率測量。這些器件包含符合國際電工委員會（International Electrotechnical Commission，IEC）所要求的特性，如空載門限和啟動電流。此外， MCP3905/6 電表參考設計還給出了根據IEC標準的要求通過EMC抗干擾的系統級設計的例子。 本應用筆記中使用的電表參考設計演示板進行了IEC 認證要求的EMC 測試。這些測試由第三方進行，測試結果見本應用筆記的末尾。
上傳時間： 2013-10-17
上傳用戶：ysjing
自己以MSP430F149硬件開發板為依托c語言 寫的定時時鐘程序，可以實現準確時鐘和智能校表功能
上傳時間： 2013-12-24
上傳用戶：hfmm633
汽車電子轉速表電路，包括原理圖和印制板圖，使汽車電子的典型電路，值得學習
上傳時間： 2015-08-07
上傳用戶：wangdean1101
