TLC1551是美國TI公司生產的10位并行輸出模數轉換器,該器件轉換速度快,傳輸數據方便,應用電路簡單.文中介紹了TLC1551的管腳功能、電氣特性、工作原理和時序、應用電路及模數轉換的單片機基本程
上傳時間: 2013-07-26
上傳用戶:amwfhv
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域,一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真,而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素,在現有的指令集仿真技術中,編譯型仿真技術雖然可以獲得高的仿真速度,但其對應用的假設過于嚴格,限制了其在商業領域中的應用;解釋型仿真器雖被普遍使用,但其缺點也很明顯,由于模擬過程中需要耗費大量時間用于指令譯碼,解釋型模擬器速度往往很有限,使用性能較低。由此可見,如何減少仿真過程中的指令譯碼時間,是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型,重點解決指令解碼過程中的速度瓶頸,在其基礎可以進行擴充和改進,以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手,通過分析和比較找出了一般常用指令的編碼和實現規律,并在此基礎上進行了高級語言的描述,其后提出了改進版解釋型指令集仿真器的設計方案,包括為提高仿真器性能,減少譯碼時間,創新性的在流程設計中加入了預解碼的步驟,同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來,描述了仿真器的實現,包括指令的取指、譯碼、執行等基本功能,并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外,需要特別指出的是,針對仿真器中普遍存在的調試難問題,本文從一線程序開發人員的角度,在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外,還添加了各類監視設備和程序跟蹤的功能,以期能提高本仿真器的實用性。 在文章的結尾,提出了仿真器的驗證方案,并按照該方案對仿真器進行了功能和性能上的驗證,最后對進一步的工作進行了展望。
上傳時間: 2013-08-02
上傳用戶:宋桃子
UHF(Ultra High Frequency,超高頻)RFID(Radio Frequency Identification,射頻身份識別)技術是近幾年剛剛開始興起并得到迅速推廣應用的一門新技術。該技術已被廣泛應用于工業自動化、商業自動化、交通運輸控制管理等眾多領域。但是,基于超高頻頻段讀寫器的研制在我國尚處于起步階段,傳統的超高頻讀寫器都是在單片機的基礎上實現的,這類讀寫器很難實現復雜的多任務功能;隨著經濟的飛速發展,能夠與網絡互聯并且帶有操作系統的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題,本文設計并實現了一種基于ARMS3C2410微處理器和Linux操作系統的超高頻讀寫器,主要內容有: (1)分析了射頻識別技術的發展歷程和前景,以嵌入式技術為研究背景,結合軟硬件開發平臺,給出了一種基于ARM和Linux的超高頻讀寫器設計思路,指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應用,分析了讀寫器和標簽之間進行數據傳輸時所用到的相關技術;在給出超高頻讀寫器主要技術性能指標及功能要求的基礎上給出了基于ARMS3C2410和Linux超高頻讀寫器系統的總體設計,同時對系統構建過程中所用到的軟硬件進行了器件選型。 (3)實現了超高頻讀寫器系統硬件電路的模塊設計,主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網模塊、液晶顯示模塊以及射頻收發模塊;闡述了各模塊的組成原理與實現方法,完成了硬件電路的原理圖繪制及PCB制板。 (4)根據系統的軟件需求,構建了一個進行嵌入式開發所需的軟件平臺。建立了交叉編譯環境以及NFS開發調試環境;移植了系統啟動所需的引導程序bootloader;實現了嵌入式Linux操作系統內核、文件系統的配置與移植;給出了Linux系統下典型設備(觸摸屏、網絡接口、LCD)驅動程序的移植方法。 (5)結合實驗測試環境,對超高頻讀寫器輸出功率,讀寫器發送命令以及標簽應答波形進行了測試與分析;對讀寫器的整機性能進行了聯機測試,給出了讀寫器系統的實際運行效果圖,同時對測試結果進行了總結。 實際應用結果表明,基于ARMS3C2410微處理器和Linux操作系統的超高頻讀寫器能夠實現接入網絡的功能,其讀寫速度、識別率以及識別距離等技術性能指標均達到或優于設計標準要求,該讀寫器在與PC機連接的情況下能進行數據處理,樣機系統運行穩定可靠,達到了預期的設計目標。
上傳時間: 2013-07-25
上傳用戶:saharawalker
ISO和ITU-T制定的一系列視頻編碼國際標準的推出,開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標,即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上,綜合出各種標準中實現途徑的共性和優勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點,建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后,就可作為專用視頻壓縮編碼器進行門級電路設計的原型,構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景,通過使用離散余弦變換和熵編碼,對運動圖像從空間上進行壓縮編碼,使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統的設計將解碼的工作量大幅度降低,功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合,滿足工程樣機的前期研發需要。
上傳時間: 2013-04-24
上傳用戶:xiangwuy
隨著無線通信的應用日益廣泛,無線通信系統的種類也越來越繁雜,但是由于不同通信系統的工作頻段、調制方式、通信協議等原理結構上存在差異而極大限制了不同系統之間的互通。軟件無線電擺脫了硬件體系結構的束縛,成為解決不同通信體制之間互操作問題和開展多種通信業務的最佳途徑,具有巨大的商業和軍事價值,被喻為無線電通信領域一次新的技術革命。 本文首先回顧了軟件無線電的提出和發展現狀,然后論述了軟件無線電的基本理論和數學模型。在此理論和模型的基礎上,設計了軟件無線電接收機的硬件平臺。該平臺包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無線接收機組成;中頻部分先將接收機輸出的模擬信號數字化,然后再通過FPGA實現下變頻;基帶部分主要由DSP和嵌入式系統組成,完成解調、同步等處理并可以進行一些其他的應用。其中的嵌入式系統的主處理器是基于ARM7-TDMI內核的LPC2200芯片,為了實現開發的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時實內核。 軟件無線電接收機是一個很龐大的體系,其中的數字下變頻器DDC是一個非常關鍵的組成部分,在這部分中可方便的對接收頻段、濾波器特性等進行編程控制,極大的提高了通信設備的性能和靈活性,因此本文的重點在于數字下變頻器的設計與實現。實現下變頻的方法有很多種,由于FPGA在速度和靈活性上的優勢,其應用也越來越廣泛,因此主要采用了居于領導地位的XILINX公司的SPATAN-Ⅱ芯片來實現數字下變頻的功能。
上傳時間: 2013-04-24
上傳用戶:mfhe2005
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點,被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素,在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下: 1.對輸入數據采用了二比特四電平量化的軟判決方式,對歐氏距離的計算方法進行了簡化,以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式,和全并行的設計相比,在滿足譯碼速度的同時,節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式,簡化了控制模塊的邏輯電路,優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺,采用Modelsim仿真器對設計進行了功能仿真,結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法,巧妙地利用了Matlab算法仿真程序的輸出結果,提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試,最大運行時鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較,比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間: 2013-07-23
上傳用戶:葉山豪
數字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據香農信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術,可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統,作為包括WCDMA,CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構,對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處:(1)采用通用碼表結構,支持可變碼率;幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想,利用四個ACS模塊并行運行,加快數據處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結構進行優化,防止數據讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統時鐘下,內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性,可以方便地應用于CDMA2000移動通信系統。
上傳時間: 2013-06-24
上傳用戶:lingduhanya
本文以某型號接收機的應用為背景,主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括:碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。 本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式,大大節省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法,大大提高了仿真的速度。 所設計的(2,1,7)連續型5比特軟判決譯碼器已經應用于某型號接收機,經受了實際應用的考驗產生了巨大的經濟效益。
上傳時間: 2013-04-24
上傳用戶:waizhang
電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展,對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現有技術,以滿足人民群眾日益增長的需求。 本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處,根據歐洲ETS300799標準,實現了一種激勵器輸入接口的解決方案,這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯編碼,使得信號抗干擾能力大大加強,提高了節目從演播室到發射臺的傳輸質量,特別是實時直播節目要求信號質量比較好時具有更大的作用。 本論文利用校驗位為奇數個的RS碼,對可檢不可糾的錯誤發出報警信號,通過其它方法替代原有信號,對音質影響不大,節省了糾正這個錯誤的資源和開發成本。 同時,我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能,而不采用專用芯片實現功能,使得修改電路和升級變得異常方便,大大提高了開發產品的效率,降低了成本。 經過軟件仿真和硬件驗證,本系統已經基本實現了預想的功能,擴展性較好,硬件資源開銷較小,具有實用價值。
上傳時間: 2013-07-15
上傳用戶:afeiafei309
通過駐極體話筒對音樂聲量進行采集后,把采集的信號進行放大整流濾波,并通過555構成的壓控振蕩器把音樂的聲量信號轉化成變化的振蕩頻率,即通過聲量的大小來產生相應頻率的振蕩信號,再經過二進制計數器對該振蕩輸出的脈沖進行計數輸出四種不同的狀態,通過二-四譯碼器對計數器輸出狀態進行譯碼產生相應的選通信號控制燈流接口電路 ,接口電路驅動一列信號指示燈,實現燈流速度隨音樂聲量大小而相應變化的效果。
上傳時間: 2013-04-24
上傳用戶:362279997