亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

波導(dǎo)器件

  • 基于DSP與FPGA的兩相混合式步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)的實(shí)現(xiàn).rar

    在步進(jìn)電機(jī)驅(qū)動(dòng)方式中,效果最好的是細(xì)分驅(qū)動(dòng),當(dāng)今高端的步進(jìn)電機(jī)驅(qū)動(dòng)器基本都采用這種技術(shù)。步進(jìn)電機(jī)的細(xì)分驅(qū)動(dòng)技術(shù)是一門綜合了數(shù)字化技術(shù)、集成控制技術(shù)和計(jì)算機(jī)技術(shù)的新技術(shù),被廣泛應(yīng)用于工業(yè)、科研、通訊、天文等領(lǐng)域。 本文設(shè)計(jì)了一種基于DSP以及FPGA的兩相混合式步進(jìn)電機(jī)SPWM(正弦脈寬調(diào)制)波細(xì)分驅(qū)動(dòng)系統(tǒng)。在DSP系統(tǒng)中采用TMS320I.F2407A微控制器作為核心控制器件,用軟件產(chǎn)生SPWM波;在FPGA系統(tǒng)中采用FPGA芯片,通過(guò)VerilogHDL語(yǔ)言,實(shí)現(xiàn)了SPWM波;在功率驅(qū)動(dòng)級(jí)電路上采用雙極性H橋的驅(qū)動(dòng)方式。最終實(shí)現(xiàn)了對(duì)兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動(dòng),大大提高了步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)性能。 本文介紹了兩相混合式步進(jìn)電機(jī)的工作原理、控制原理以及細(xì)分驅(qū)動(dòng)的基本原理。通過(guò)對(duì)恒轉(zhuǎn)矩細(xì)分驅(qū)動(dòng)的分析,提出了兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動(dòng)的方案,并給出了SPWM波產(chǎn)生的數(shù)學(xué)模型。最后,對(duì)步進(jìn)電機(jī)的SPWM波細(xì)分驅(qū)動(dòng)系統(tǒng)進(jìn)行了實(shí)驗(yàn)測(cè)量,給出了實(shí)驗(yàn)結(jié)果。 實(shí)驗(yàn)的結(jié)果表明,設(shè)計(jì)的基于DSP與FPGA的SPWM波細(xì)分驅(qū)動(dòng)系統(tǒng)可以很好地克服電機(jī)低頻振蕩的問(wèn)題,提高電機(jī)在中、低速運(yùn)行的性能。電機(jī)的掃描范圍與理論值基本接近;微步距在誤差允許的范圍內(nèi)也基本可以滿足要求。

    標(biāo)簽: FPGA DSP 步進(jìn)電機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶:WANGLIANPO

  • 基于MATALAB的脈搏波信號(hào)的實(shí)時(shí)處理

    本文介紹了從人體采集到的脈搏波信號(hào),由于脈搏波信號(hào)信噪比比較低,給后續(xù)參數(shù)的準(zhǔn)確測(cè)量帶來(lái)了困難,所以對(duì)于噪聲干擾的去除是非常重要而必須的。其中脈搏波信號(hào)中常見(jiàn)的噪聲有工頻干擾、基線漂移、肢體抖

    標(biāo)簽: MATALAB 脈搏波 信號(hào) 實(shí)時(shí)處理

    上傳時(shí)間: 2013-07-23

    上傳用戶:fuzhoulinzexu

  • 基于模糊增強(qiáng)和小波包變換的人臉識(shí)別方法

    針對(duì)目前光照補(bǔ)償后人臉圖像的識(shí)別率仍不夠理想這一問(wèn)題,提出了一種基于模糊增強(qiáng)和小波包變換相結(jié)合的非均勻光照下人臉識(shí)別方法。將人臉圖像在對(duì)數(shù)域中計(jì)算二維小波包變換,通過(guò)舍棄部分子帶圖像中的系數(shù)來(lái)實(shí)現(xiàn)人臉

    標(biāo)簽: 模糊 變換 人臉識(shí)別方法

    上傳時(shí)間: 2013-04-24

    上傳用戶:gxf2016

  • 基于DSP+FPGA的小波變換實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)

      本課題設(shè)計(jì)和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實(shí)時(shí)圖像處理系統(tǒng)。采用小波算法對(duì)圖像進(jìn)行邊緣提取、圖像增強(qiáng)、圖像融合等處理,并在ADSP-BF535上實(shí)現(xiàn)了小波算法,分析了其運(yùn)行小波算法的性能。圖像處理的數(shù)據(jù)量比較大,而且運(yùn)算比較復(fù)雜,DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實(shí)現(xiàn)的需要,而FPGA的高速性和靈活性也滿足了系統(tǒng)實(shí)時(shí)性和穩(wěn)定性的需要,所以采用DSP+FPGA來(lái)實(shí)現(xiàn)圖像處理系統(tǒng)是可靠的,也是可行的。系統(tǒng)的硬件設(shè)計(jì)以DSP和FPGA為平臺(tái),DSP實(shí)現(xiàn)算法、管理系統(tǒng)運(yùn)行、并實(shí)現(xiàn)了系統(tǒng)的自啟動(dòng);FPGA實(shí)現(xiàn)一些接口、時(shí)序控制等,簡(jiǎn)化了外圍電路,提高了系統(tǒng)的可靠性。結(jié)果表明,在ADSP-BF535上實(shí)現(xiàn)小波算法,效果良好,而且滿足系統(tǒng)實(shí)時(shí)性的要求。最后,總結(jié)了系統(tǒng)的設(shè)計(jì)和調(diào)試經(jīng)驗(yàn),對(duì)調(diào)試時(shí)遇到的一些問(wèn)題進(jìn)行了分析。

    標(biāo)簽: FPGA DSP 小波變換 實(shí)時(shí)圖像

    上傳時(shí)間: 2013-04-24

    上傳用戶:Kecpolo

  • FPGA在相位激光測(cè)距信號(hào)處理技術(shù)中的應(yīng)用

    本文簡(jiǎn)單介紹了脈沖式激光測(cè)距原理、相位式激光測(cè)距的原理及相位測(cè)量技術(shù)。根據(jù)課題的要求,給出了電路系統(tǒng)設(shè)計(jì)方案,選擇了合適測(cè)相系統(tǒng)電路參數(shù),分析了調(diào)制波的噪聲對(duì)系統(tǒng)的影響,計(jì)算出能滿足系統(tǒng)精度要求的最低信噪比,對(duì)偶然誤差、信號(hào)變化幅度大小、零點(diǎn)漂移和電路的相位延遲等原因引起的測(cè)量誤差,提出了具體的解決措施,這些措施提高了數(shù)字檢相電路的測(cè)相精度和穩(wěn)定性。  根據(jù)電路系統(tǒng)設(shè)計(jì)方案,著重對(duì)混頻電路、整形電路和自動(dòng)數(shù)字檢相電路進(jìn)行了較為深入的分析與討論,其中自動(dòng)數(shù)字檢相電路采用大規(guī)模可編程邏輯器件FPGA實(shí)現(xiàn)。  文中述敘了利用FPGA實(shí)現(xiàn)自動(dòng)數(shù)字檢相的原理及方法步驟,分析了FPGA實(shí)現(xiàn)鑒相功能的可靠性。根據(jù)設(shè)計(jì)要求,選擇合適的FPGA邏輯器件和配置器件,使用QuartusⅡ軟件開發(fā)可編程邏輯器件及VHDL編程,給出了用QuartusⅡ軟件進(jìn)行數(shù)字檢相測(cè)量的系統(tǒng)仿真結(jié)果和混頻電路、比較電路、數(shù)字檢相電路的實(shí)驗(yàn)結(jié)果,對(duì)在沒(méi)有零角度位置標(biāo)志信號(hào)和沒(méi)有允許計(jì)數(shù)標(biāo)志信號(hào)條件下的實(shí)驗(yàn)結(jié)果的精度進(jìn)行了分析。根據(jù)誤差結(jié)果分析,提出了下一步研究改進(jìn)的措施和思路。  

    標(biāo)簽: FPGA 相位 激光測(cè)距 信號(hào)處理技術(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:yare

  • 嵌入式USB總線器件端處理器的FPGA實(shí)現(xiàn)研究

      本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究,包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz,等效門面積不超過(guò)1萬(wàn)門,完全可應(yīng)用于SOC設(shè)計(jì)中。  本文重點(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測(cè)試本處理器的運(yùn)行情況,本文應(yīng)用串口傳遞測(cè)試數(shù)據(jù)入FPGA開發(fā)板,測(cè)試模塊讀入測(cè)試數(shù)據(jù),發(fā)送入PC機(jī)的主機(jī)端。通過(guò)NI-VISA充當(dāng)軟件端,檢驗(yàn)測(cè)試數(shù)據(jù)的正確。     

    標(biāo)簽: FPGA USB 嵌入式 器件

    上傳時(shí)間: 2013-07-24

    上傳用戶:1079836864

  • 基于FPGA的數(shù)字化調(diào)頻DDS系統(tǒng)設(shè)計(jì)

    頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前,常用的頻率合成技術(shù)有直接式頻率合成,鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過(guò)高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括:相位累加器,可在時(shí)鐘的控制下完成相位的累加;相位碼—幅度碼轉(zhuǎn)換電路,一般由ROM實(shí)現(xiàn);DA轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào),也可以通過(guò)改變相位字改變信號(hào)的相位,因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào),同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加,形成一個(gè)受模擬信號(hào)幅度控制的頻率字,從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波,即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA,整個(gè)系統(tǒng)由VHDL語(yǔ)言編程,開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過(guò)實(shí)際測(cè)試,該系統(tǒng)在頻率較低時(shí)與理論值完全符合,但在高頻時(shí),受器件速度的限制,波形有較大的失真。

    標(biāo)簽: FPGA DDS 數(shù)字化 調(diào)頻

    上傳時(shí)間: 2013-06-14

    上傳用戶:ljt101007

  • 基于FPGA的逆變器控制芯片研究

    逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片(DSP/MCU)為核心的電路系統(tǒng),并從數(shù)模混合電路過(guò)渡到純數(shù)字控制的歷程。但是,通用微處理芯片是為一般目的而設(shè)計(jì),存在一定局限。為此,近幾年來(lái)逆變器專用控制芯片(ASIC)實(shí)現(xiàn)技術(shù)的研究越來(lái)越受到關(guān)注,已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型,圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù),依次對(duì)專用芯片的系統(tǒng)功能劃分,硬件算法,全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化,流水線操作和并行化,芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型,以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過(guò)程,同時(shí)給出了仿真結(jié)果,仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能,并且具有自動(dòng)限流功能,提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上,制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格,完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué),詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程,概要介紹了僅使用QuartusII的開發(fā)流程,以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上,進(jìn)行了芯片系統(tǒng)功能劃分,針對(duì):DDS標(biāo)準(zhǔn)正弦波發(fā)生器,電壓電流雙環(huán)控制算法單元,硬件PI算法單元,SPWM產(chǎn)生器,三角波發(fā)生器,死區(qū)控制器,數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元,研究了它們的硬件算法,完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型,以此為基礎(chǔ),設(shè)計(jì)了一種應(yīng)用于逆變器的,用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波,用相位累加器實(shí)現(xiàn)數(shù)控振蕩器(DCO)功能的高精度二階全數(shù)字鎖相環(huán)(DPLL)。分析了“流水線操作”等設(shè)計(jì)優(yōu)化問(wèn)題,并針對(duì)逆變器控制系統(tǒng)中,控制系統(tǒng)算法呈多層結(jié)構(gòu),且層與層之間還有數(shù)據(jù)流聯(lián)系,其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜,不利于直接采用流水線技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn),提出一種全新的“分層多級(jí)流水線”設(shè)計(jì)技術(shù),有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計(jì)問(wèn)題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭(zhēng)冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問(wèn)題,分析了產(chǎn)生機(jī)理,并給出了常用的解決措施。

    標(biāo)簽: FPGA 逆變器 控制芯片

    上傳時(shí)間: 2013-05-28

    上傳用戶:ice_qi

  • FPGA在相位激光測(cè)距信號(hào)處理技術(shù)中的應(yīng)用

    本文簡(jiǎn)單介紹了脈沖式激光測(cè)距原理、相位式激光測(cè)距的原理及相位測(cè)量技術(shù)。根據(jù)課題的要求,給出了電路系統(tǒng)設(shè)計(jì)方案,選擇了合適測(cè)相系統(tǒng)電路參數(shù),分析了調(diào)制波的噪聲對(duì)系統(tǒng)的影響,計(jì)算出能滿足系統(tǒng)精度要求的最低信噪比,對(duì)偶然誤差、信號(hào)變化幅度大小、零點(diǎn)漂移和電路的相位延遲等原因引起的測(cè)量誤差,提出了具體的解決措施,這些措施提高了數(shù)字檢相電路的測(cè)相精度和穩(wěn)定性。  根據(jù)電路系統(tǒng)設(shè)計(jì)方案,著重對(duì)混頻電路、整形電路和自動(dòng)數(shù)字檢相電路進(jìn)行了較為深入的分析與討論,其中自動(dòng)數(shù)字檢相電路采用大規(guī)模可編程邏輯器件FPGA實(shí)現(xiàn)。  文中述敘了利用FPGA實(shí)現(xiàn)自動(dòng)數(shù)字檢相的原理及方法步驟,分析了FPGA實(shí)現(xiàn)鑒相功能的可靠性。根據(jù)設(shè)計(jì)要求,選擇合適的FPGA邏輯器件和配置器件,使用QuartusⅡ軟件開發(fā)可編程邏輯器件及VHDL編程,給出了用QuartusⅡ軟件進(jìn)行數(shù)字檢相測(cè)量的系統(tǒng)仿真結(jié)果和混頻電路、比較電路、數(shù)字檢相電路的實(shí)驗(yàn)結(jié)果,對(duì)在沒(méi)有零角度位置標(biāo)志信號(hào)和沒(méi)有允許計(jì)數(shù)標(biāo)志信號(hào)條件下的實(shí)驗(yàn)結(jié)果的精度進(jìn)行了分析。根據(jù)誤差結(jié)果分析,提出了下一步研究改進(jìn)的措施和思路。  

    標(biāo)簽: FPGA 相位 激光測(cè)距 信號(hào)處理技術(shù)

    上傳時(shí)間: 2013-07-25

    上傳用戶:天涯

  • 基于小波分解和模糊聚類的MRI圖像去噪以及分割算法研究

    磁共振成像(MRI)由于自身獨(dú)特的成像特點(diǎn),使得其處理方法不同于一般圖像.根據(jù)不同的應(yīng)用目的,該文分別提出了MRI圖像去噪和分割兩個(gè)算法.首先,該文針對(duì)MRI重建后圖像噪聲分布的實(shí)際特點(diǎn),提出了基于小波變換的MRI圖像去噪算法.該算法詳細(xì)闡明了MRI圖像Rician噪聲的特點(diǎn),首先對(duì)與噪聲和邊緣相關(guān)的小波系數(shù)進(jìn)行建模,然后利用最大似然估計(jì)來(lái)進(jìn)行參數(shù)估計(jì),同時(shí)利用連續(xù)尺度間的尺度相關(guān)性特點(diǎn)來(lái)進(jìn)行函數(shù)升級(jí),以便獲得最佳萎縮函數(shù),進(jìn)一步提高圖像的質(zhì)量,最終取得了一定的效果.與此同時(shí),該文對(duì)MRI圖像的進(jìn)一步的分析與應(yīng)用展開了一定研究,提出了一種改進(jìn)的快速模糊C均值聚類魯棒分割算法.該算法先用K均值聚類方法得到初始聚類中心點(diǎn),同時(shí)考慮鄰域?qū)Ψ指罱Y(jié)果的影響,對(duì)目標(biāo)函數(shù)加以改進(jìn),用來(lái)克服噪聲和非均勻場(chǎng)對(duì)MRI圖像分割的影響,達(dá)到魯棒分割的目的,為進(jìn)一步圖像處理和分析打下基礎(chǔ).通過(guò)實(shí)驗(yàn),我們發(fā)現(xiàn),無(wú)論是針對(duì)模擬圖像還是實(shí)際圖像,該文所提出的兩個(gè)算法都取得了較好的效果,達(dá)到了預(yù)期的目的.

    標(biāo)簽: MRI 小波分解 圖像去噪 分割

    上傳時(shí)間: 2013-04-24

    上傳用戶:zhichenglu

主站蜘蛛池模板: 通化市| 临夏县| 丰顺县| 宜黄县| 新源县| 隆回县| 蒙城县| 宜良县| 茶陵县| 洮南市| 伊川县| 隆德县| 广宗县| 沈阳市| 宜黄县| 娱乐| 乐至县| 江源县| 乐亭县| 勐海县| 繁峙县| 卢龙县| 商城县| 武夷山市| 民丰县| 江西省| 施甸县| 辽宁省| 乾安县| 延边| 福鼎市| 句容市| 日土县| 右玉县| 永修县| 贵南县| 海丰县| 长寿区| 高陵县| 建阳市| 黎川县|