<input id="2oyii"></input>
隨著消費(fèi)類電子產(chǎn)業(yè)的蓬勃發(fā)展，越來越多的嵌入式電子產(chǎn)品走進(jìn)了千家萬戶。電腦的形態(tài)也不再局限于以前的PC機(jī)，各式各樣的嵌入式系統(tǒng)出現(xiàn)在了眾多的行業(yè)和應(yīng)用中，其中ARM和Linux結(jié)合的產(chǎn)品在市場(chǎng)上最受青睞。ARM由于其低功耗、高性能、小體積、低成本受到了越來越廣泛的重視，成為眾多公司產(chǎn)品開發(fā)的主流硬件。而Linux則因其開放的源代碼，可裁剪的內(nèi)核，便利的開發(fā)環(huán)境，各硬件平臺(tái)的通用性，逐漸成為嵌入式開發(fā)的主流操作系統(tǒng)。本課題的嵌入式MP3設(shè)計(jì)就是基于ARM和linux平臺(tái)的。 @@ 本課題實(shí)現(xiàn)了一個(gè)完整的嵌入式系統(tǒng)，選用zq2410開發(fā)板為目標(biāo)平臺(tái)，linux作為目標(biāo)操作系統(tǒng)，在這樣的軟硬件環(huán)境下研究實(shí)現(xiàn)MP3播放器。 @@ 文章首先綜述了嵌入式系統(tǒng)開發(fā)方法，介紹了ARM處理器及其特點(diǎn)，Linux操作系統(tǒng)，嵌入式系統(tǒng)的開發(fā)模式以及如何搭建交叉開發(fā)環(huán)境，然后介紹了所選硬件平臺(tái)zq2410目標(biāo)板的各種資源，在系統(tǒng)軟件開發(fā)中，介紹Uboot、Linux的裁剪和移植，根文件系統(tǒng)的制作以及核心驅(qū)動(dòng)程序的開發(fā)，應(yīng)用程序開發(fā)中，介紹了MP3的原理，移植Madplay MP3播放器，最后成功對(duì)Madplay播放器實(shí)現(xiàn)了綜合控制。 @@關(guān)鍵詞：嵌入式；ARM； Linux；驅(qū)動(dòng)程序；MP3；
標(biāo)簽： linux ARM MP3
上傳時(shí)間： 2013-05-26
上傳用戶：lo25643
隨著計(jì)算機(jī)技術(shù)、通信技術(shù)的飛速發(fā)展和3C(計(jì)算機(jī)、通信、消費(fèi)電子)的融合，嵌入式系統(tǒng)已經(jīng)滲透到各個(gè)領(lǐng)域。在32位嵌入式微處理器市場(chǎng)上，基于ARM(Advanced RISC Machine)內(nèi)核的微處理器在市場(chǎng)上處于絕對(duì)的領(lǐng)導(dǎo)地位，因此追蹤ARM技術(shù)的發(fā)展趨勢(shì)顯得尤為重要。在嵌入式操作系統(tǒng)的選擇上，Linux一直因其內(nèi)核精簡(jiǎn)、代碼開放、易于移植等特點(diǎn)受到廣大嵌入式系統(tǒng)工程師的青睞。另外，嵌入式系統(tǒng)一旦具備網(wǎng)絡(luò)接入功能，其信息處理能力更加強(qiáng)大，因此有必要為嵌入式系統(tǒng)構(gòu)建Web服務(wù)器。 本文主要目的是研究基于ARM的嵌入式Linux開發(fā)平臺(tái)構(gòu)建，并在此基礎(chǔ)上進(jìn)行網(wǎng)絡(luò)應(yīng)用程序的開發(fā)。 文章深入剖析了ARM9的體系結(jié)構(gòu)，介紹了基于ARM9的S3C2410開發(fā)板的特性及資源；闡述了嵌入式操作系統(tǒng)的相關(guān)知識(shí)及嵌入式Linux移植的基本方法；搭建了移植所需要的開發(fā)環(huán)境，主要包括在宿主機(jī)Linux操作系統(tǒng)下編譯arm-linux交叉編譯工具等；然后詳細(xì)闡述了嵌入式Linux開發(fā)平臺(tái)的構(gòu)建過程，包括對(duì)BootLoader的分析和移植，Linux2.6內(nèi)核的結(jié)構(gòu)分析、代碼修改以及內(nèi)核裁減、配置和移植，網(wǎng)卡驅(qū)動(dòng)程序的移植，以及根文件系統(tǒng)的創(chuàng)建。按文中提供的方法和技巧可以很方便的建立一個(gè)ARM-Linux開發(fā)平臺(tái)。 文章最后給出了基于所建平臺(tái)的網(wǎng)絡(luò)應(yīng)用，即在上述所建的軟硬件平臺(tái)上創(chuàng)建Web服務(wù)器Boa，并基于Boa進(jìn)行應(yīng)用開發(fā)。最終實(shí)現(xiàn)了基于Boa嵌入式Web服務(wù)器的服務(wù)器端表單處理程序，實(shí)現(xiàn)了PC機(jī)與目標(biāo)板的動(dòng)態(tài)網(wǎng)頁交互功能，并且，通過PC機(jī)IE瀏覽器可以直接控制目標(biāo)板上的硬件和可執(zhí)行程序，以實(shí)現(xiàn)對(duì)目標(biāo)板的遠(yuǎn)程監(jiān)控功能。
標(biāo)簽： Linux ARM9 Boa
上傳時(shí)間： 2013-04-24
上傳用戶：kernaling
隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實(shí)時(shí)、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時(shí)分復(fù)用技術(shù)，提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)方案，并詳細(xì)分析方案的設(shè)計(jì)過程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計(jì)，F(xiàn)PGA數(shù)據(jù)處理模塊實(shí)現(xiàn)了程序的配置下載、IO口的控制功能、各時(shí)鐘分頻、鎖相功能和多路數(shù)字信號(hào)的復(fù)接解復(fù)接仿真，同時(shí)完成了視頻信號(hào)的A/D轉(zhuǎn)換和數(shù)字視頻信號(hào)的D/A轉(zhuǎn)換功能，最終實(shí)現(xiàn)了八路視頻信號(hào)在一根光纖上實(shí)時(shí)傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號(hào)的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點(diǎn)，能廣泛應(yīng)用于各場(chǎng)合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞：FPGA，光纖傳輸，視頻信號(hào)
標(biāo)簽： FPGA 多路 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：zxh1986123
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長(zhǎng)足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對(duì)特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時(shí)隨著微電子技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時(shí)節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對(duì)當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題，對(duì)模糊PID算法進(jìn)行了深入的分析和研究。通過對(duì)汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對(duì)其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對(duì)該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動(dòng)態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動(dòng)作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時(shí)機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時(shí)分別對(duì)實(shí)現(xiàn)的各個(gè)功能模塊和整個(gè)算法模塊進(jìn)行了功能時(shí)序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時(shí)加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開發(fā)成本。
標(biāo)簽： FPGA PID 模糊
上傳時(shí)間： 2013-07-21
上傳用戶：thinode
在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號(hào)處理領(lǐng)域，對(duì)信號(hào)處理的穩(wěn)定性、實(shí)時(shí)性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號(hào)處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時(shí)性和靈活性，為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法，本文對(duì)這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討，并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下： 1、對(duì)FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究，其中著重對(duì)并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個(gè)改進(jìn)的實(shí)現(xiàn)方法：基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個(gè)實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個(gè)可以濾除音頻信號(hào)中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時(shí)間： 2013-06-07
上傳用戶：zhangyi99104144
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場(chǎng)新的革命，而與此對(duì)應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對(duì)MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個(gè)傳輸流復(fù)用，最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個(gè)必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計(jì)方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點(diǎn)研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實(shí)現(xiàn)方案，主要進(jìn)行了如下幾項(xiàng)工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點(diǎn)，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對(duì)每個(gè)信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點(diǎn)，重點(diǎn)對(duì)信道編碼中四個(gè)模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個(gè)模塊及QPSK調(diào)制的設(shè)計(jì)方案及實(shí)現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點(diǎn)，對(duì)編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實(shí)現(xiàn)起來更為簡(jiǎn)單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計(jì)以Altera公司的QuartusⅡ?yàn)殚_發(fā)平臺(tái)，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實(shí)現(xiàn)，通過Verilog HDL描述和時(shí)序仿真來驗(yàn)證算法的可行性，并給出系統(tǒng)設(shè)計(jì)中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計(jì)的要求。
標(biāo)簽： FPGA DVB
上傳時(shí)間： 2013-06-26
上傳用戶：allen-zhao123
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
標(biāo)簽： FPGA MP3 音頻解碼器
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
高速數(shù)據(jù)采集系統(tǒng)在信號(hào)檢測(cè)、雷達(dá)、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用，不同的應(yīng)用要求使用不同的總線和不同的設(shè)計(jì)，但是，無論基于何種應(yīng)用，其設(shè)計(jì)的關(guān)鍵在接口的實(shí)現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展，cPCI總線逐漸代替了PCI總線、VME總線，成為測(cè)控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機(jī)連接的機(jī)械強(qiáng)度的要求，本論文提出設(shè)計(jì)基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計(jì)中利用單片F(xiàn)PGA芯片實(shí)現(xiàn)PCI協(xié)議，代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片，并完成對(duì)模擬電路的控制功能；并提出將應(yīng)用程序中的一部分?jǐn)?shù)據(jù)讀寫操作放入動(dòng)態(tài)鏈接庫中，減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動(dòng)程序而造成的資源浪費(fèi)和時(shí)間的延遲。 @@ 通過分析PCI總線協(xié)議，理解高頻數(shù)字電路設(shè)計(jì)方法和高速數(shù)據(jù)采集原理，本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測(cè)試和現(xiàn)場(chǎng)應(yīng)用驗(yàn)證表明，采集系統(tǒng)已達(dá)到了要求的性能指標(biāo)。 @@關(guān)鍵詞：FPGA；數(shù)據(jù)采集系統(tǒng)；cPCI； PC
標(biāo)簽： FPGA cPCI 接口
上傳時(shí)間： 2013-07-08
上傳用戶：ikemada
人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對(duì)于具有實(shí)時(shí)，快捷，低誤識(shí)率的高性能算法以及對(duì)算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識(shí)別算法原理，發(fā)展概況和前景，包括人臉檢測(cè)算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項(xiàng)目情況，系統(tǒng)劃分，軟硬件平臺(tái)的資源和使用。并在ISE軟件平臺(tái)上，用硬件描述語言(verilog HDL)對(duì)算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對(duì)C++算法進(jìn)行了優(yōu)化處理，通過仿真與軟件算法結(jié)果進(jìn)行比對(duì)，評(píng)估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。 主要研究?jī)?nèi)容如下： 首先，對(duì)硬件平臺(tái)xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對(duì)存儲(chǔ)器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對(duì)Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計(jì)，仿真和綜合。利用ISE和VC++軟件平臺(tái)，對(duì)verilog和C++算法進(jìn)行同步比較測(cè)試，使每步算法對(duì)應(yīng)正確的結(jié)果。對(duì)軟硬件平臺(tái)的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源，制板時(shí)正確選型，以及加快設(shè)計(jì)和調(diào)試進(jìn)度。其次，對(duì)人臉識(shí)別算法流程中的人臉檢測(cè)，人眼定位，預(yù)處理，識(shí)別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對(duì)其原理進(jìn)行了分析討論。人臉檢測(cè)采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因?yàn)樗哂锌焖伲瑴?zhǔn)確，弱時(shí)實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡(jiǎn)單，高效。 識(shí)別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對(duì)人臉識(shí)別的影響。 最后，使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對(duì)算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識(shí)別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計(jì)算器模塊使得在算法實(shí)現(xiàn)時(shí)可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計(jì)的模塊之間選擇性能更好的一個(gè)來調(diào)用，F(xiàn)IFO的設(shè)計(jì)提供同步和異步時(shí)鐘域的數(shù)據(jù)緩存。設(shè)計(jì)在ISE和VC++軟件平臺(tái)同時(shí)進(jìn)行，隨時(shí)對(duì)verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測(cè)和比對(duì)。全部設(shè)計(jì)模塊通過仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實(shí)現(xiàn)。
標(biāo)簽： FPGA 人臉識(shí)別 算法
上傳時(shí)間： 2013-07-13
上傳用戶：李夢(mèng)晗
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺(tái)，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
標(biāo)簽： FPGA 視頻 圖像分析
上傳用戶：啦啦啦啦啦啦啦
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="quk44"></input>
