如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化變頻調速控制系統的設計方案。該系統能產生三相六路正弦脈寬調制（SPWM）波形；調制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達24KHZ；系統接口兼容Intel系列和Motorola系列單片機；該系統控制簡單、精確，易修改，可現場編程；同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點，可應用于PWM變頻調速系統的全數字化控制。文中對方案的實現進行了詳細的論述，主要包括系統設計的理論分析，系統結構設計及在FPGA硬件上的實現，最終驗證了該控制系統的可行性和有效性。 數字化設計是本系統的特點，系統最終生成的三相SPWM脈沖是基于三相正弦調制波和三角載波比較得到的。設計時，充分結合FPGA器件的結構特點，利用一種改進結構的數字控制振蕩器（NCO）來產生正弦波樣本，在一定程度上解決了傳統NCO產生正弦波的精度和頻率相互制約的問題；把分時復用數字通信原理結合到系統的設計中，設計出分時運算電路，使得系統在同步時鐘下，生成三相正弦調制波而不影響系統的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
上傳時間： 2013-07-05
上傳用戶：duoshen1989
本文以數字信號處理系統為應用背景，圍繞基于FPGA的ⅡR數字濾波器的實現技術展開了研究。 首先以ⅡR數字濾波器的優化設計基本理論為依據，研究了在頻域上的最小均方誤差設計法和在時域上的最小平方誤差設計法。以四階和六階兩個ⅡR低通數字濾波器設計為例，利用Matlab軟件進行輔助設計，探討了濾波器的設計過程。 然后著重研究了FPGA的設計方法和設計流程，在設計中采用了層次化、模塊化的設計思想，將整個濾波器劃分為多個功能模塊，利用VHDL語言編程和原理圖兩種設計技術進行了ⅡR濾波器的各個功能模塊的設計，采用EPlCl2Q240器件實現了基于FPGA的二個二階節級聯型結構的四階ⅡR低通數字濾波器，并類推了設計六階ⅡR低通數字濾波器。最后用QuartusⅡ4.0軟件進行了綜合與仿真，用MATLAB7.0軟件對仿真結果進行了分析，最終在GW48-PK2開發系統中進行了硬件電路驗證，得出了實際濾波效果測試波形，驗證了所設計濾波器的正確性。 本設計對于用二階節級聯型結構構成的ⅡR數字濾波器硬件電路具有通用性，通過改變二階節級聯型結構的數量，可以構成任意偶數階的濾波器；同時，通過上模型中系數的變換，也可以構成相應階數的高通、帶通、帶阻等濾波器。
上傳時間： 2013-06-20
上傳用戶：lw852826
現代雷達系統廣泛采用脈沖壓縮技術，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數字信號處理技術的迅猛發展和廣泛應用，為雷達脈沖壓縮處理的數字化實現提供了可能。 本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM)，非線性調頻信號(NLFM)和Taylor四相碼信號，且技術指標完全滿足實用系統的設計要求。 本文完成的主要工作和創新之處有：(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路，為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生，以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求，以基于FPGAEP1K100QC208完成系統控制，使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM，實現數據暫存，以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統，以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設計輸出板電路，完成數據對齊、求模和數據向下一級的輸出，并產生模擬輸出。 (5)調試并改進處理板和輸出板。
上傳時間： 2013-06-11
上傳用戶：qq277541717
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的huffman解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖，具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點，可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述，包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細的分析了該變換器的工作過程，并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制，給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性，
上傳時間： 2013-06-22
上傳用戶：yph853211
微波功率放大器的線性化技術研究，可以供你進行參考！
上傳時間： 2013-04-24
上傳用戶：宋桃子
在VC對話框中可以顯示波形是初學者的好東西
上傳時間： 2013-06-12
上傳用戶：Shoen
Internet的快速發展以及網絡規模的迅速增長，使得對網絡管理的需求變得越來越重要。這就要求對網絡中所有設備及協議進行管理。而當今網絡管理方式的發展趨勢是更加智能化、自動化。這就需要由網絡管理軟件來更大限度的減少網絡管理員工作量，使網絡管理員的工作從繁雜的管理網絡操作轉變到管理網絡工具。 SNMP（簡單網絡管理協議）協議由于其易于實現和廣泛的TCP/IP應用基礎而獲得廠商的支持。而開源的NetSNMP軟件的跨平臺特性，使其在網絡設備中得到了廣泛應用。但以前基于SNMP的網絡管理通常都是通過命令行或簡單的網絡管理工具，管理操作起來比較繁瑣，而且收集到的結果比較抽象。AdventNet公司出品的Opmanager軟件不僅擁有對SNMP監控數據強大的圖形圖表生成能力，而且簡單易用。與NetSNMP結合，可以很好的實現企業級的網絡管理功能。因此本文選用Opmanager網絡管理軟件實現了基于嵌入式Linux平臺的SNMP圖形化監控。 首先介紹了SNMP協議，包括SNMP協議的概述和SNMP協議的規范。其次構建了基于ARM7和ARM9兩套嵌入式Linux開發平臺，并在Linux PC上建立了它們的交叉編譯環境。再次把NetSNMP代理程序分別移植到了這兩套ARM平臺，并對移植的程序進行裁減和優化使其適合在嵌入式設備上運行。最后通過Opmanager網絡管理軟件實現了對嵌入式設備的圖形化監控，并在此基礎上拓展了自定義的監控項使Opmanager管理軟件能輪詢到它們并生成實時的圖形。最后Opmanager在快照主頁面將它們定義為主視圖，在主窗口顯示出來。
上傳時間： 2013-08-02
上傳用戶：asdfasdfd
DDS（Direct Digital Synthesis直接數字頻率合成技術）是廣泛應用的信號生成方法，其優點是易于程控，輸出頻率分辨率高，同時芯片的集成度高，適合于嵌入式系統設計。針對現有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題，本文以ARM作為控制電路核心，引入DDS技術產生輸出的波形信號，并由集成高壓運放將波形信號提高至輸出級的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設計，主要分為ARM控制電路、DDS系統驅動電路和波形調理電路、高壓運放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心，以觸摸屏作為人機輸入界面；DDS芯片選用ADI公司的AD9851，設計了DDS系統外圍驅動電路，濾波和信號調理電路，并應用了將DDS與鎖相環技術相結合的雜散問題解決方案；高壓運放電路由兩級運放電路組成，采用了電壓控制型驅動原理，放大電路的核心是PA92集成高壓運放，加入了補償電路以提高系統的響應帶寬，并在電源輸出設置了過電流保護和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統，根據WINCE系統驅動架構設計DDS芯片的流接口程序，編寫了流接口函數和配置文件，并將流驅動程序集成入WINCE系統；編寫了基于EVC的觸摸屏人機界面主程序，由主程序將用戶輸入參數轉換為DDS芯片的控制字，并采用動態加載流驅動方式將控制字送入DDS芯片實現了對其輸出的控制。 對電源進行了不同典型波形輸出的測試實驗。在實驗中，測試了DDS信號波形輸出的精度和分辨率、電源動態輸出精度和對信號波形的跟隨性和響應性能。實驗表明，壓電陶瓷電源輸出信號波形精度較高，對波形、頻率等參數改變的響應速度快，達到電源輸出穩定性要求。
上傳時間： 2013-04-24
上傳用戶：haoxiyizhong
近幾年，微波遙感的運用越來越廣泛，并根據應用范圍的不同，對信號源的要求也各有不同，尤其是信號的波形、工作頻率和帶寬等參數，更是對探測效果起著關鍵作用。本文介紹一個任意波形信號發生器系統的
標簽： Development Generator Waveform Signal
上傳時間： 2013-07-20
上傳用戶：王者A
