MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
安川變頻器的大功率逆變電路很有特色，它沒有采用負電源，值得大家學習。
上傳時間： 2013-07-28
上傳用戶：kkchan200
數(shù)字高清電視是當前世界上最先進的圖像壓縮編碼技術和數(shù)字傳輸技術的結合，是高技術競爭的焦點之一。其中，信道處理系統(tǒng)及其相關芯片更是集中了數(shù)字信號處理、前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g，成為設計和開發(fā)整個數(shù)字電視系統(tǒng)的關鍵技術之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象，結合國際通行的DVB-S/S2標準，研究了該系統(tǒng)在發(fā)射端的設計與實現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標準，特別是對我國衛(wèi)星電視的發(fā)展進行了詳細的介紹。然后，本文DVB-S/S2信道處理系統(tǒng)的基本原理進行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理，以及基帶信號處理的基本原理。在此基礎上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實現(xiàn)，按功能對DVB-S/S2信道編碼過程進行模塊分解，并針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號處理方面的優(yōu)勢，本文重點對其中的幾個關鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現(xiàn)算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性。
上傳時間： 2013-07-10
上傳用戶：gmh1314
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術已經(jīng)成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機看北京奧運，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關的通信標準，分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近，我國預期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術之一的前向糾錯碼技術已經(jīng)成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關的標準：數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標準的編碼芯片，實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。
上傳時間： 2013-07-07
上傳用戶：327000306
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I域得到了廣泛應用。 近年來，集成電路和數(shù)字通信技術飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準，并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
隨著以太網(wǎng)技術的不斷發(fā)展，網(wǎng)絡的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統(tǒng)的內(nèi)部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發(fā)環(huán)境和驗證工具，同時給出測試方案、驗證數(shù)據(jù)、實現(xiàn)結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發(fā)平臺的硬件實現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發(fā)平臺。 2)基于FPGA實現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構建以太網(wǎng)控制器，實現(xiàn)CSMA/CD協(xié)議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構建SOC上處理器提供條件。 本論文實現(xiàn)了一個基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設計具有自主知識產(chǎn)權的以太網(wǎng)MAC控制器積累了經(jīng)驗。同時，為與其它WS接口的控制器實現(xiàn)直接互連創(chuàng)造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
標簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時間： 2013-07-17
上傳用戶：bruce
直接數(shù)字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術，其數(shù)字結構滿足了現(xiàn)代電子系統(tǒng)的許多要求，因而得到了迅速的發(fā)展。現(xiàn)場可編程門陣列器件(FPGA)的出現(xiàn)，改變了現(xiàn)代電子數(shù)字系統(tǒng)的設計方法，提供了一種全新的設計模式。本論文結合這兩項技術，并利用單片機控制靈活的特點，開發(fā)了一種雙通道波形發(fā)生器。在實現(xiàn)過程中，選用了Altera公司的EP1C6Q240C8芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機作為控制芯片。本設計中，F(xiàn)PGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具Quartus Ⅱ并結合Verilog-HDL語言，采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用EP1C6Q240C8完成DDS模塊的設計過程，這是設計的基礎。接著分析了整個設計中應處理的問題，根據(jù)設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現(xiàn)。然后就這三個部分分別詳細地進行了闡述。并且通過系列實驗，詳細地分析了該波形發(fā)生器的功能、性能、實現(xiàn)和實驗結果。最后，結合在設計中的一些心得體會，提出了本設計中的一些不足和改進意見。通過實驗說明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA實現(xiàn)基于DDS架構的雙路波形發(fā)生器是可行的。
上傳時間： 2013-06-09
上傳用戶：wxhwjf
本文介紹了一種基于現(xiàn)場可編程門陣列FPGA器件的電子密碼鎖的設計方法。重點闡述了紅外遙控電子密碼鎖的整體架構設計；介紹了一種由PT2248作為發(fā)送器，MIM-R1AA 38KHZ紅外一體化接收解調(diào)器作為接收器的紅外遙控系統(tǒng)的構建方法；詳細說明了如何運用EDA技術自頂向下的設計方法，來實現(xiàn)基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時，本論文詳細闡述了各模塊的功能及外部接口信號，給出了各模塊的仿真波形以及整個系統(tǒng)的測試流程和測試結果。本論文在介紹Spartan-3E系列FPGA芯片的特點和性能的同時，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設計完成的狀態(tài)機控制器分別實現(xiàn)液晶顯示控制器，通過比較分析得知KCPSM3實現(xiàn)的控制器，在對FPGA的資源利用方面更加合理，實現(xiàn)更加便捷。 本論文利用紅外遙控技術解鎖，大大提高了電子密碼鎖的安全性能；采用FPGA開發(fā)設計，所有算法完全由硬件電路來實現(xiàn)，使得系統(tǒng)的工作可靠性大為提高，同時由于FPGA具有在系統(tǒng)可編程功能，當設計需要更改時，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設計下載到FPGA中即可，無需更改外部電路的設計，大大提高了設計的效率。因此，采用FPGA開發(fā)的數(shù)字系統(tǒng)，不僅具有很高的工作可靠性，其升級與改進也極其方便。
上傳時間： 2013-06-25
上傳用戶：cy1109
視頻監(jiān)控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進行實時監(jiān)控，如果每一路視頻信號都占用一個監(jiān)視器屏幕，則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現(xiàn)。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設計；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結構簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態(tài)配置等方法，實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設計和進一步擴展功能，同時提高了系統(tǒng)的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
