對(duì)于dsb信號(hào)波形的仿真。包括時(shí)域波形和頻域波形圖
標(biāo)簽: dsb 波形 信號(hào) 仿真
上傳時(shí)間: 2016-06-12
上傳用戶:Amygdala
ami信號(hào)的波形圖。包括時(shí)域波形,和頻域波形
標(biāo)簽: ami 信號(hào) 波形圖 時(shí)域
上傳時(shí)間: 2013-12-12
上傳用戶:源碼3
延遲碼的波形圖。通過matlab工具仿真出了延遲碼的時(shí)域和頻域波形
標(biāo)簽: matlab 延遲 仿真 波形圖
上傳時(shí)間: 2014-12-20
上傳用戶:wang0123456789
十六進(jìn)制轉(zhuǎn)十進(jìn)制 匯編語(yǔ)言 里面有三個(gè)程序
標(biāo)簽: 十六進(jìn)制 十進(jìn)制 匯編語(yǔ)言 程序
上傳時(shí)間: 2016-06-13
上傳用戶:kbnswdifs
超強(qiáng)的仿真軟件,功能強(qiáng)大,界面豐富,支持C語(yǔ)言和匯編語(yǔ)言,與專門的仿真器配用可以進(jìn)行在先調(diào)試,不同的仿真器探頭可以適用于多類單片機(jī),可以生成二進(jìn)制或十六進(jìn)制文件,便于PROTUES仿真使用
標(biāo)簽: PROTUES 仿真器 仿真軟件 C語(yǔ)言
上傳時(shí)間: 2014-01-08
上傳用戶:onewq
matlab實(shí)現(xiàn)的多個(gè)基礎(chǔ)程序和報(bào)告并有流程圖(1) 繪出正弦信號(hào)波形及頻譜。 (2) 單極性歸零(RZ)波形及其功率譜,占空比為50%。 (3) 升余弦滾降波形的眼圖及其功率譜。滾降系數(shù)為0.5。發(fā)送碼元取值為0、2。 (4) 最佳基帶系統(tǒng)的Pe~Eb\No曲線,升余弦滾降系數(shù)a=0.5,取樣值的偏差是Ts/4。 (5) Pe~Eb\No,升余弦滾降系數(shù)a=0.5,取樣時(shí)間無(wú)偏差,但信道是多徑信道,C(f)=abs(1-0.5*exp(-j*2*pi*f*dt)),dt=Ts/2。 (6) 仿真數(shù)字基帶傳輸系統(tǒng),包括輸入、輸出信號(hào)波形及其功率譜,眼圖(升余弦滾降系數(shù)a=0.5),Pe~Eb\No曲線,取樣時(shí)間無(wú)偏差。
標(biāo)簽: matlab 波形 程序 報(bào)告
上傳時(shí)間: 2014-01-22
上傳用戶:aix008
本文所要解決的的問題是十進(jìn)制的轉(zhuǎn)換。即將十進(jìn)制轉(zhuǎn)換為任意的r(r是大于一的正整數(shù))進(jìn)制問題。因?yàn)橐鉀Q一個(gè)問題必須要對(duì)其進(jìn)行解剖,所以首先對(duì)問題進(jìn)行詳細(xì)的描述對(duì)題目有充分的了解,其次是對(duì)問題的詳細(xì)分析,主要包括對(duì)問題的解的分析以及對(duì)問題的解的結(jié)論的分析。第三主要是建立問題的解決方案,雖然解決問題的方法有很多種,本文主要采用即:把一個(gè)十進(jìn)制數(shù)轉(zhuǎn)換成非十進(jìn)制數(shù)(基數(shù)記作R)分成兩步.整數(shù)部分轉(zhuǎn)換時(shí)采用“除R取余法”;
標(biāo)簽: 十進(jìn)制 轉(zhuǎn)換 十進(jìn)制轉(zhuǎn)換 正
上傳時(shí)間: 2016-06-14
上傳用戶:秦莞爾w
其內(nèi)容有: 1.基帶輸入波形及其功率譜 2.QPSK調(diào)制信號(hào)及其功率譜 3.AWGN信道輸出及其功率譜 4.通過瑞利信道之前和之后的信號(hào)星座圖 5.在高斯白噪聲和瑞利衰落信道條件下的誤碼性能以及高斯白噪聲的理論曲線,所有誤碼性能曲線在同一坐標(biāo)比例下繪制
標(biāo)簽: QPSK AWGN 功率譜 信道
上傳用戶:dancnc
Altera公司調(diào)試CPLD/FPGA用的USBblaster的制作文檔,很詳細(xì)的,已經(jīng)實(shí)踐過,絕對(duì)沒有問題
標(biāo)簽: USBblaster Altera CPLD FPGA
上傳時(shí)間: 2013-12-25
上傳用戶:huannan88
一個(gè)關(guān)于熱敏打印機(jī)時(shí)序的仿真程序,能夠應(yīng)用于大多數(shù)的熱敏打印機(jī)中,實(shí)現(xiàn)了打印數(shù)據(jù)的并轉(zhuǎn)串.使用Verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.
標(biāo)簽: Verilog Modsim 熱敏打印機(jī) 時(shí)序
上傳時(shí)間: 2013-12-27
上傳用戶:waitingfy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1