一区二区电影,午夜影院免费在线,欧美极品欧美精品欧美视频

波束成形

圓陣波束形成

圓陣波束形成，陣元數(shù)為16，掃描角度360度

標(biāo)簽： 波束形成

上傳時(shí)間： 2019-06-04

上傳用戶：yuer1995
用于5g終端的毫米波多波束天線

PCB電路如微帶電路有較為顯著的介質(zhì)和輻射損耗，而傳統(tǒng)金屬波導(dǎo)雖然損耗低、信號(hào)干擾小，但其結(jié)構(gòu)很難做到小型化和集成。因此這兩種結(jié)構(gòu)不適用于要求低功耗且空間尺寸受限的移動(dòng)終端。采用基片集成波導(dǎo)（SIW）可同時(shí)降低損耗和增加可集成性，其兼?zhèn)淞私饘俨▽?dǎo)和平面電路的優(yōu)良屬性，是未來5G毫米波終端應(yīng)用場(chǎng)景最佳的選項(xiàng)之一。本文的主要內(nèi)容包括：對(duì)SIw、波柬掃描陣、縫隙天線陣和Butler知陣多波束饋電網(wǎng)絡(luò)等基本原理進(jìn)行了簡(jiǎn)要的回顧。此四方面的知識(shí)是本文所有設(shè)計(jì)的理論支撐。系統(tǒng)梳理了siw.縫隙天線陣的設(shè)計(jì)步驟和Butler矩陣饋電網(wǎng)絡(luò)的分析方法。提出了將4 x4 Butler矩陣多波束饋電網(wǎng)絡(luò)用于木來5G終端天線的設(shè)計(jì)以實(shí)現(xiàn)多波束寬角度高增益信號(hào)覆蓋、本文選擇采用了多被束方案，并結(jié)合了sG移動(dòng)終端設(shè)計(jì)了適用于5G終端的4x4 Buter矩陣多波束饋電網(wǎng)絡(luò)和縫隙天線陣，加工測(cè)試表明多波束方案基本可滿足未來5G終端天線的要求。在傳統(tǒng)4x4 Butler的基礎(chǔ)上，提出和設(shè)計(jì)了一款改進(jìn)型的4x4 SIW Butler矩陣。從理論上驗(yàn)證了方案的可行性且推導(dǎo)了各個(gè)器件須滿足的條件。新設(shè)計(jì)的Butler矩陣其核心是將移相器歸入到3dB定向耦合器的設(shè)計(jì)中。仿真和測(cè)試結(jié)果表明，改進(jìn)型的4x4 SIW Butler矩陣不僅擁有更好的輸出幅相平坦度還具有比傳統(tǒng)4x4 SIW Butler矩陣更高的設(shè)計(jì)靈活性。設(shè)計(jì)了一款3x3 SIw Butler矩陣。首先給出了該款矩陣的設(shè)計(jì)思路來源，然后從原理上驗(yàn)證了此矩陣設(shè)計(jì)的可行性和詳細(xì)地推導(dǎo)出了3x3 Butler短陣的結(jié)構(gòu)和器件參數(shù)。仿真和結(jié)果表明，該型Butler矩陣比4×4 SIW Butler矩陣尺寸更小、結(jié)構(gòu)更簡(jiǎn)單，但具有和4×4 SIW Buter矩陣相當(dāng)?shù)脑鲆嬷岛筒ㄊ采w范圍。

標(biāo)簽： PCB 5g 毫米波天線

上傳時(shí)間： 2022-06-20

上傳用戶：
空時(shí)域?qū)Ш较到y(tǒng)抗干擾算法研究及FPGA設(shè)計(jì).rar

隨著敵對(duì)人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導(dǎo)航接收機(jī)的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時(shí)域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時(shí)域級(jí)聯(lián)或空時(shí)聯(lián)合處理能夠顯著增強(qiáng)導(dǎo)航信號(hào)接收機(jī)的抗干擾性能。多個(gè)天線以不同的方式放置，即不同的陣形，會(huì)使得導(dǎo)航接收機(jī)具有不同的空域抗干擾性能。針對(duì)多種陣形對(duì)空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應(yīng)抗干擾性能研究，分析了導(dǎo)致差異的原因，通過對(duì)比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進(jìn)一步推廣到空時(shí)自適應(yīng)抗干擾，也具有同樣的結(jié)論。結(jié)合工程實(shí)現(xiàn)，基于FPGA完成空時(shí)抗干擾硬件模塊設(shè)計(jì)，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵(lì)，對(duì)硬件模塊的輸出結(jié)果進(jìn)行分析，與非自適應(yīng)空時(shí)波束形成結(jié)果相比，實(shí)驗(yàn)驗(yàn)證了模塊的有效性；與Matlab仿真處理的結(jié)果相比，驗(yàn)證了模塊的正確性。多種陣形自適應(yīng)抗干擾性能差異的研究對(duì)于一定孔徑和陣元個(gè)數(shù)條件下的陣列布陣具有一定的參考價(jià)值，空時(shí)抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對(duì)工程實(shí)現(xiàn)具有一定的借鑒意義。

標(biāo)簽： FPGA 時(shí)域導(dǎo)航系統(tǒng)

上傳時(shí)間： 2013-05-28

上傳用戶：thinode
基于FPGA的多速率調(diào)制解調(diào)器的實(shí)現(xiàn).rar

隨著人們對(duì)于高速無線數(shù)據(jù)業(yè)務(wù)的急切需求以及新的無線通信技術(shù)的發(fā)展，頻譜資源匱乏問題日益嚴(yán)重。無線頻譜的緊缺已經(jīng)成為限制無線通信與服務(wù)應(yīng)用持續(xù)發(fā)展的瓶頸。認(rèn)知無線電技術(shù)(Cognitive Radio)改變了傳統(tǒng)的固定頻譜分配方式，它以頻譜利用的高效性為目標(biāo)，允許非授權(quán)用戶擇機(jī)利用授權(quán)用戶的頻譜空洞傳輸數(shù)據(jù)，以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術(shù)。本文的目標(biāo)是在基于FPGA+DSP的系統(tǒng)硬件平臺(tái)上，以軟件編程的方式實(shí)現(xiàn)認(rèn)知無線電數(shù)據(jù)傳輸?shù)墓δ堋?軟件無線電是實(shí)現(xiàn)認(rèn)知無線電的理想平臺(tái)。本文首先闡述了軟件無線電的基本工作原理及關(guān)鍵技術(shù)途徑，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)多速率調(diào)制解調(diào)系統(tǒng)提供了理論基礎(chǔ)。然后針對(duì)軟件無線電的要求給出了基于FPFA+DSP的系統(tǒng)設(shè)計(jì)硬件框圖，并對(duì)其中的部分硬件(FPGA、AD9857、AD9235)做了簡(jiǎn)要的描述并給出其初始化過程。在理解基本概念和原理的基礎(chǔ)上，詳細(xì)論述了在系統(tǒng)硬件設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)的π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)技術(shù)。本文給出了調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)方案中的各個(gè)功能模塊(差分編、解碼，加同步頭、內(nèi)插和成形濾波，下變頻，系統(tǒng)同步等)具體的設(shè)計(jì)方案和通過硬件編程實(shí)現(xiàn)了板級(jí)的仿真和最后的硬件實(shí)現(xiàn)，并對(duì)其中得到的數(shù)據(jù)進(jìn)行分析，進(jìn)一步驗(yàn)證方案的可行性。最后介紹了通信板同頻譜感知板協(xié)同工作原理，依據(jù)頻譜感知板獲取的各個(gè)信道狀況自適應(yīng)的選擇π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)方式并在FPGA上實(shí)現(xiàn)了其中部分功能。

標(biāo)簽： FPGA 多速率調(diào)制解調(diào)器

上傳時(shí)間： 2013-05-30

上傳用戶：fywz
數(shù)字電視地面廣播傳輸系統(tǒng)發(fā)端FPGA設(shè)計(jì)與實(shí)現(xiàn).rar

本項(xiàng)目完成的是基于中國(guó)“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國(guó)家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯(cuò)編碼(FEC)、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對(duì)時(shí)間同步的復(fù)幀結(jié)構(gòu)、信號(hào)幀的頭和幀體保護(hù)技術(shù)、低密度校驗(yàn)糾錯(cuò)碼(LDPC)等，體現(xiàn)了國(guó)標(biāo)的自主創(chuàng)新特點(diǎn)，為數(shù)字電視領(lǐng)域首次采用。其硬件實(shí)現(xiàn)，亦尚未有具體產(chǎn)品參考。本文首先介紹了當(dāng)今國(guó)內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國(guó)數(shù)字電視地面廣播傳輸國(guó)家標(biāo)準(zhǔn)的頒布背景。并對(duì)國(guó)標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)進(jìn)行了簡(jiǎn)要介紹。在此基礎(chǔ)上，第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實(shí)現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計(jì)，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計(jì)和實(shí)現(xiàn)，包括設(shè)計(jì)方案、算法和結(jié)構(gòu)的選取、FPGA實(shí)現(xiàn)、仿真分析等。第四章介紹了對(duì)整個(gè)系統(tǒng)的級(jí)連調(diào)試過程中，對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。作者在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國(guó)標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國(guó)標(biāo)的發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計(jì)并驗(yàn)證。 4.完成了擾碼器、前向糾錯(cuò)編碼、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計(jì)和驗(yàn)證。 5.在系統(tǒng)級(jí)連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個(gè)發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗(yàn)證。

標(biāo)簽： FPGA 數(shù)字電視地面廣播

上傳時(shí)間： 2013-04-24

上傳用戶：zzbbqq99n
基于FPGA的快速傅立葉變換.rar

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號(hào)處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。處理器一般要求具有高速度、高精度、大容量和實(shí)時(shí)處理的性能，而現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢(shì)。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。數(shù)字信號(hào)處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時(shí)處理的要求，給出了數(shù)字信號(hào)處理板的硬件設(shè)計(jì)方案并對(duì)硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說明。依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時(shí)間抽取FFT算法、基四按時(shí)間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對(duì)三種方法進(jìn)行了評(píng)估，得出了FPGA完全能滿足處理器的實(shí)時(shí)處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過程。

標(biāo)簽： FPGA 傅立葉變換

上傳時(shí)間： 2013-06-27

上傳用戶：a937518043
基于FPGA的π4DQPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)的實(shí)現(xiàn).rar

本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。近年來現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無線功能的軟件無線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析，最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。

標(biāo)簽： 4DQPSK FPGA 全數(shù)字

上傳時(shí)間： 2013-06-23

上傳用戶：chuckbassboy
基于FPGA的TS流復(fù)用器及其接口的設(shè)計(jì)與實(shí)現(xiàn).rar

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

標(biāo)簽： FPGA TS流復(fù)用器

上傳時(shí)間： 2013-08-03

上傳用戶：gdgzhym
基于FPGA的QAM調(diào)制解調(diào)技術(shù)研究.rar

眾所周知，信息傳輸?shù)暮诵膯栴}是有效性和可靠性，調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善，到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運(yùn)用，使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù)，因其具有很高的頻帶利用率而得到了廣泛的應(yīng)用。本文對(duì)基于FPGA的16QAM調(diào)制解調(diào)進(jìn)行了討論和研究。首先對(duì)16QAM調(diào)制解調(diào)原理進(jìn)行了闡述，建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學(xué)模型，然后通過分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)方案。最后編寫Verilog代碼實(shí)現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對(duì)其進(jìn)行了相關(guān)調(diào)試。文中詳細(xì)介紹了基帶成形濾波器、載波恢復(fù)和定時(shí)同步的基本原理及其設(shè)計(jì)方法。首先用Matlab對(duì)整個(gè)16QAM系統(tǒng)進(jìn)行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫、行為仿真和綜合，最后詳細(xì)闡述了異步串口(UART)的FPGA實(shí)現(xiàn)，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。

標(biāo)簽： FPGA QAM 調(diào)制解調(diào)

上傳時(shí)間： 2013-04-24

上傳用戶：talenthn
基于FPGA的OQPSK調(diào)制解調(diào)器設(shè)計(jì)與實(shí)現(xiàn).rar

偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點(diǎn)，廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號(hào)，作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等；完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊，并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過實(shí)際現(xiàn)場(chǎng)測(cè)試，實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。

標(biāo)簽： OQPSK FPGA 調(diào)制

上傳時(shí)間： 2013-06-30

上傳用戶：Miyuki