中文字幕色av一区二区三区,岛国av在线网站,日韩www在线

流媒體服務(wù)器

倍流同步整流在DC TO DC 變換器中工作原理分析

倍流同步整流在DC TO DC 變換器中工作原理分析

標(biāo)簽： TO DC 倍流同步整流

上傳時(shí)間： 2013-05-24

上傳用戶：eeworm
基于模塊化多電平換流器結(jié)構(gòu)的HVDCLight系統(tǒng)的研究.rar

輕型高壓直流輸電系統(tǒng)在解決交流系統(tǒng)非同步互聯(lián)、向偏遠(yuǎn)地區(qū)的無源負(fù)荷供電、滿足保護(hù)環(huán)境要求等方面具有很大的優(yōu)勢。在傳統(tǒng)的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統(tǒng)中，換流器交流側(cè)需要使用體積龐大和笨重的濾波裝置，橋臂的高電壓需要功率開關(guān)器件直接串聯(lián)來實(shí)現(xiàn)等，增大了換流站的占地空間，降低了換流器的工作效率。本文針對傳統(tǒng)輕型高壓直流輸電系統(tǒng)所存在的缺點(diǎn)，采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統(tǒng)的換流器。分析了模塊化多電平換流器的工作原理，并提出將其應(yīng)用于輕型高壓直流輸電系統(tǒng)的調(diào)制算法和控制策略。最后對控制系統(tǒng)的具體實(shí)現(xiàn)方案進(jìn)行一定的探討。通過仿真驗(yàn)證所提出的調(diào)制算法和控制策略的正確性。具體說來，全文的主要工作體現(xiàn)在以下幾個方面： 1、詳細(xì)講述模塊化多電平換流器的拓?fù)浣Y(jié)構(gòu)、子模塊的具體實(shí)現(xiàn)形式及工作原理，并提出適合該換流器的調(diào)制算法。 2、詳細(xì)介紹組成輕型高壓直流輸電系統(tǒng)的電壓源型換流器的工作原理，分析電壓源型換流器的間接電流和直接電流控制策略。 3、對基于模塊化多電平換流器的輕型高壓直流輸電系統(tǒng)進(jìn)行仿真，驗(yàn)證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側(cè)電容電壓的均衡問題，提出一種較為簡單有效的控制方法。 5、提出基于模塊化多電平換流器結(jié)構(gòu)的輕型高壓直流輸電控制系統(tǒng)的實(shí)現(xiàn)方法，并重點(diǎn)講述子模塊的數(shù)字邏輯電路的實(shí)現(xiàn)方法。

標(biāo)簽： HVDCLight 模塊化換流器

上傳時(shí)間： 2013-04-24

上傳用戶：huangzr5
基于電壓源換流器的高壓直流輸電系統(tǒng)控制策略研究.rar

作為新一代直流輸電技術(shù)，基于電壓源換流器的高壓直流輸電憑借其獨(dú)特的技術(shù)優(yōu)點(diǎn)取得了飛速的發(fā)展，并已在新能源發(fā)電系統(tǒng)聯(lián)網(wǎng)、電網(wǎng)非同步互聯(lián)、無源系統(tǒng)供電、無功補(bǔ)償?shù)葓龊系玫綄?shí)際工程應(yīng)用。在我國，VSC-HVDC的研究尚處于起步階段。本論文著重開展了VSC-HVDC技術(shù)的數(shù)學(xué)建模和控制策略的研究。論文的主要工作和取得的創(chuàng)新性成果如下： 1．建立了系統(tǒng)標(biāo)么值模型，分析了VSC-HVDC的運(yùn)行原理和穩(wěn)態(tài)功率特性。明確了系統(tǒng)主電路參數(shù)對運(yùn)行特性的影響，在此基礎(chǔ)上提出了一種功率定義下的換流電抗、直流電壓和直流電容以及頻域下的交流濾波器參數(shù)設(shè)計(jì)方法。 2．設(shè)計(jì)了一種基于無差拍控制的VSC-HVDC直接電流離散控制器。針對控制系統(tǒng)存在的VSC電壓輸出能力限制、PI控制器積分飽和現(xiàn)象和離散采樣時(shí)間延遲問題，提出了相應(yīng)的解決方法，推導(dǎo)了其電流內(nèi)環(huán)控制器與功率外環(huán)離散控制器的設(shè)計(jì)原則。 3．推導(dǎo)了換流站網(wǎng)側(cè)與VSC交流側(cè)功率節(jié)點(diǎn)以及換流電抗與損耗電阻上的瞬時(shí)功率方程，在此基礎(chǔ)上提出了一種換流站網(wǎng)側(cè)功率節(jié)點(diǎn)控制并補(bǔ)償換流電抗與損耗電阻消耗二倍頻功率的不平衡控制策略，設(shè)計(jì)了該控制策略下的雙序矢量控制器模型。同時(shí)針對傳統(tǒng)dq軟件鎖相環(huán)在電壓不平衡時(shí)鎖相速度慢的缺點(diǎn)，提出了一種基于前置相序分解的頻率自適應(yīng)dq鎖相環(huán)，提高了不平衡控制算法的動態(tài)性能與穩(wěn)態(tài)特性。 4．對VSC閥在交流電網(wǎng)低電壓故障下的過流現(xiàn)象進(jìn)行分析并提出了一種考慮正負(fù)序分量影響的指令電流限制器，保證了故障限流效果。分析比較了VSC閥電流裕度穿越法和指令電流限制器穿越法的特性，在此基礎(chǔ)上提出一種結(jié)合正負(fù)序指令電流限制器與控制模式切換的交流電網(wǎng)低電壓穿越控制方法，從而解決交流電網(wǎng)低電壓故障時(shí)系統(tǒng)穩(wěn)定與VSC過流問題。 5．在分析現(xiàn)有VSC-HVDC拓?fù)涞幕A(chǔ)上，從降低電力電子器件直接串聯(lián)數(shù)目、器件開關(guān)頻率和簡化主電路拓?fù)浣Y(jié)構(gòu)三個方面出發(fā)，將傳統(tǒng)直流輸電中常用的變壓器隔離式多模塊結(jié)構(gòu)引入VSC-HVDC系統(tǒng)，并針對該模塊級聯(lián)式拓?fù)涮岢鲆环N系統(tǒng)協(xié)調(diào)控制與模塊獨(dú)立運(yùn)行相結(jié)合的新型控制策略。針對該拓?fù)湎滤投苏敬嬖诘母髂K直流側(cè)電容電壓均衡問題，提出了一種基于有功分量調(diào)節(jié)的直流側(cè)電壓控制方法。

標(biāo)簽： 電壓源換流器控制策略

上傳時(shí)間： 2013-06-03

上傳用戶：lw4463301
基于FPGA的TS流復(fù)用器及其接口的設(shè)計(jì)與實(shí)現(xiàn).rar

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測。本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。整個項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

標(biāo)簽： FPGA TS流復(fù)用器

上傳時(shí)間： 2013-08-03

上傳用戶：gdgzhym
傳輸流復(fù)用器的FPGA建模與實(shí)現(xiàn)

數(shù)字電視近年來飛速發(fā)展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細(xì)說明了如何運(yùn)用創(chuàng)新思路，采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個FPGA設(shè)計(jì)技巧。最后對本文進(jìn)行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個設(shè)計(jì)方案不但簡化了系統(tǒng)設(shè)計(jì)，而且實(shí)現(xiàn)了穩(wěn)定，高速，低成本，可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。

標(biāo)簽： FPGA 傳輸流復(fù)用器建模

上傳時(shí)間： 2013-06-02

上傳用戶：gtzj
基于ARM的嵌入式流媒體播放器的實(shí)現(xiàn)

近年來，網(wǎng)絡(luò)音樂，特別是網(wǎng)絡(luò)電臺的風(fēng)行，受到越來越多的大眾追捧。網(wǎng)絡(luò)音樂以其及時(shí)、海量、靈活、個性化、時(shí)尚的風(fēng)格，吸引了越來越多消費(fèi)者的加入和眾多商家的關(guān)注。但是，作為網(wǎng)絡(luò)音樂的終端--流媒體播放器，最直接面向大眾的窗口，卻顯得單一，大部分商家只提供PC上的流媒體播放器。正出于此，本課題把目光投向那些不使用PC或者不愿長時(shí)間使用PC的用戶，為他們量身定制流媒體播放設(shè)備，讓用戶不必使用PC也可享受網(wǎng)絡(luò)音樂帶來的快樂。本課題的研發(fā)正是基于上述背景，研發(fā)支持無線網(wǎng)絡(luò)的嵌入式多功能流媒體播放設(shè)備。本課題的研究目標(biāo)是實(shí)現(xiàn)一個嵌入式流媒體播放器(亦稱為InternetRadio)，Internet Radio是一個可以在家中自由移動、任意擺放的網(wǎng)絡(luò)流媒體播放設(shè)備。只要處在有網(wǎng)絡(luò)環(huán)境中，Internet Radio的音樂平臺讓用戶不必打開計(jì)算機(jī)，就能接收全球數(shù)千個不同風(fēng)格、不同國家的各種類型音樂電臺。除了可以直接透過因特網(wǎng)收聽網(wǎng)絡(luò)廣播外，還可以播放儲存于計(jì)算機(jī)硬盤或MP3設(shè)備中的音樂。本系統(tǒng)采用ARM920T作為處理器，基于嵌入式Linux操作系統(tǒng)、vTuner網(wǎng)絡(luò)電臺地址數(shù)據(jù)庫、Mplayer播放器軟件和FLTK界面開發(fā)工具來實(shí)現(xiàn)。系統(tǒng)實(shí)現(xiàn)了除一般意義的音頻流媒體播放和接收調(diào)頻廣播等功能之外，還增加了本地相框和網(wǎng)絡(luò)數(shù)碼相框Flickr在線分享的流行時(shí)尚元素。本論文具體分析了系統(tǒng)的硬件平臺，主要論述了軟件的實(shí)現(xiàn)，系統(tǒng)的主要軟件功能包括bootloader和嵌入式Linux系統(tǒng)的移植，根文件系統(tǒng)的構(gòu)建，播放器軟件程序的研究、比較、移植和編寫，系統(tǒng)與網(wǎng)絡(luò)電臺地址數(shù)據(jù)庫vTuner和網(wǎng)絡(luò)相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的圖形界面開發(fā)，以及基于FLIK開發(fā)出良好的人機(jī)交互界面。作為項(xiàng)目的主要核心人員，作者負(fù)責(zé)系統(tǒng)的軟件架構(gòu)設(shè)計(jì)、Linux系統(tǒng)的移植、播放器軟件的研究和開發(fā)、GUI開發(fā)工具和圖形庫的移植、圖片播放的實(shí)現(xiàn)、用戶與設(shè)備交互的實(shí)現(xiàn)和大部分界面程序的編碼等關(guān)鍵工作。

標(biāo)簽： ARM 嵌入式流媒體播放器

上傳時(shí)間： 2013-07-10

上傳用戶：小楓殘?jiān)?/p>
TS流復(fù)用器及其接口

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測。本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。整個項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

標(biāo)簽： TS流復(fù)用器接口

上傳時(shí)間： 2013-06-10

上傳用戶：01010101
DU1763一款兼容可控硅調(diào)光器的高壓線性恒流控制器

DU1763是一款兼容可控硅調(diào)光器的高壓線性恒流控制器，可直接驅(qū)動多通道LED燈串。其電源系統(tǒng)結(jié)構(gòu)簡單，只需很少的外圍元件就可以實(shí)現(xiàn)優(yōu)秀的恒流特性的調(diào)光特性。主要應(yīng)用于對體積、成本要求苛刻的非隔離兼容可控硅調(diào)光器的LED恒流驅(qū)動電源系統(tǒng)。同時(shí)由于無需電解電容及磁性元件等特點(diǎn)，可以實(shí)現(xiàn)很長的電源壽命。 DU1763可以根據(jù)實(shí)際應(yīng)用情況去選擇三通道或二勇斗。DU1763還可以多芯片并聯(lián)或串聯(lián)應(yīng)用：其輸出電流可通過電流采樣電阻進(jìn)行編程。可自適輸出LED燈串的電壓大小。 DU1763集成了專利的防過沖技術(shù)和過溫補(bǔ)償功能。DU1763還集成了各種保護(hù)功能，包括輸出短路、輸出開路、過溫保護(hù)。從而提高了LED恒流電源的可靠性。

標(biāo)簽： 1763 DU 兼容可控硅調(diào)光器

上傳時(shí)間： 2013-11-06

上傳用戶：llandlu
免接線插拔式無干擾日光燈電子鎮(zhèn)流啟輝器

免接線插拔式無干擾日光燈電子鎮(zhèn)流啟輝器

標(biāo)簽： 接線啟輝器插拔無干擾

上傳時(shí)間： 2013-11-18

上傳用戶：busterman
基于Java的流程管理器(IVR和工作流)

基于Java的流程管理器(IVR和工作流)

標(biāo)簽： Java IVR 流程管理器

上傳時(shí)間： 2015-01-19

上傳用戶：cainaifa

<li id="oesce"></li>

<option id="oesce"></option>