CMOS工藝多功能數字芯片的輸出緩沖電路設計
為了提高數字集成電路芯片的驅動能力,采用優化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計,整體電路采用Hspice和CSMC 2P2M 的0.6 &...
為了提高數字集成電路芯片的驅動能力,采用優化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計,整體電路采用Hspice和CSMC 2P2M 的0.6 &...
在對低噪聲CMOS圖像傳感器的研究中,除需關注其噪聲外,目前數字化也是它的一個重要的研究和設計方向,設計了一種可用于低噪聲CMOS圖像傳感器的12 bit,10 Msps的流水線型ADC,并基于0.5 ?滋m標準CMOS工藝進行了流片。最后,通過在PCB測試版上用本文設計的ADC實現了模擬輸...
計數時鐘芯片代碼,實現實時計時,代碼可綜合,仿真通過,已成功流片,并通過最后的測試。...
華大機頂盒源碼,包括所有源代碼,還有詳細的說明文檔,不可多得實際工程,現已流片生產...
這是一個MIPS架構的開發的CPU軟核OR2000,比OR1200更高的版本,里面還有SOC程序,多次MPW流片成功...