針對(duì)在FPGA中實(shí)現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究，給了了將乘法化為查表的DA算法，并采用這一算法設(shè)計(jì)了FIR濾波器。通過FPGA仿零點(diǎn)驗(yàn)證，證明了這一方法是可行和高效的，其實(shí)現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實(shí)現(xiàn)FIR濾波器。最后介紹整數(shù)的CSD表示和還處于研究階段的根據(jù)FPGA實(shí)現(xiàn)的要求改進(jìn)的最優(yōu)表示。
標(biāo)簽：
FPGA
FIR
濾波器
乘法運(yùn)算
上傳時(shí)間：
2015-04-24
上傳用戶：JIUSHICHEN
