數字電子技朮
標簽：
上傳時間： 2013-10-09
上傳用戶：1101055045
隨著我國通信、電力事業的發展，通信、電力網絡的規模越來越大，系統越來越復雜。與之相應的對交流供電的可靠性、靈活性、智能化、免維護越來越重要。在中國通信、電力網絡中，傳統的交流供電方案是以UPS或單機式逆變器提供純凈不間斷的交流電源。由于控制技術的進步、完善，（N+X）熱插拔模塊并聯逆變電源已經非常成熟、可靠；在歐美的通信、電力發達的國家，各大通信運營商、電力供應商、軍隊均大量應用了這種更合理的供電方案。與其它方案相比較，（N+X）熱插拔模塊并聯逆變電源具有以下明顯的優點。
上傳時間： 2014-03-24
上傳用戶：alan-ee
浮點除法運算及其在單片機上的實現
上傳時間： 2013-11-01
上傳用戶：ssj927211
適用于51單片機的串口發n
上傳時間： 2014-12-25
上傳用戶：qingzhuhu
89c51一種用N+1條線實現矩陣鍵盤
標簽： 矩陣鍵盤
上傳時間： 2014-12-26
上傳用戶：lhw888
高壓雙管反激變換器的設計:介紹一種雙管反激的電路拓撲，分析了其工作原理，給出了一些關鍵技術參數的計算公式，設計并研制成功的30W 380V AC5 0H z/510V DC/+15.1 V DC(1A )、+5.2VDC(2A)輔助開關電源具有功率密度高、變換效率高、可靠性高等優良的綜合性能。該變換器在高電壓輸人情況下有重要的應用價值。【關 鍵 詞 】變換器，輔助開關電源，雙管反激 [Abstract】 A n e wt opologyfo rd oubles witchfl ybackc onverteris in troduced.Th eo perationp rincipleis a nalyzeda nds ome for mulas for calculating key parameters for the topology are presented. The designed and produced auxiliary switching power supply,i. e. 30W 380V AC5 0H z/5 10V DC/+15.1 V DC《1A )、+5.2 V DC《2A )，hase xcellentc omprehensivep erformances sucha sh ighp owerd ensity, hi ghc onversione fficiencya ndh ighr eliability.Th isc onverterh asim portanta pplicationv aluef orh igh input voltag [Keywords ]converter,au xiliary switchingp owers upply,do ubles witchf lybac
上傳時間： 2013-11-01
上傳用戶：Ants
子程序庫的使用方法如下：１．將子程序庫全部內容鏈接在應用程序之后，統一編譯即可。優點是簡單方便，缺點是程序太長，大量無關子程序也包含在其中。 ２．僅將子程序庫中的有關部分內容鏈接在應用程序之后，統一編譯即可。有些子程序需要調用一些低級子程序，這些低級子程序也應該包含在內。優點是程序緊湊，缺點是需要對子程序庫進行仔細刪節。ＭＣＳ－５１ 浮點運算子程序庫及其使用說明本浮點子程序庫有三個不同層次的版本，以便適應不同的應用場合： １．小型庫（FQ51A.ASM）：只包含浮點加、減、乘、除子程序。 ２．中型庫（FQ51B.ASM）：在小型庫的基礎上再增加絕對值、倒數、比較、平方、開平方、 數制轉換等子程序。 ３．大型庫（FQ51.ASM）：包含本說明書中的全部子程序。 為便于讀者使用本程序庫，先將有關約定說明如下： １．雙字節定點操作數：用[R0]或[R1]來表示存放在由R0或R1指示的連續單元中的數 據，地址小的單元存放高字節。如果[R0]=1234H，若(R0)=30H，則(30H)=12H，(31H)=34H。 ２．二進制浮點操作數：用三個字節表示，第一個字節的最高位為數符，其余七位為 階碼（補碼形式），第二字節為尾數的高字節，第三字節為尾數的低字節，尾數用雙字節 純小數（原碼）來表示。
上傳時間： 2013-10-15
上傳用戶：wmwai1314
定點運算DSP在應用中已取得了極大的成功，而且仍然是DSP應用的主體。然而，隨著對DSP處理速度與精度、存儲器容量、編程的靈活性和方便性要求的不斷提高、自80年代中后期以來，各DSP生產廠家陸續推出了各自的32bit浮點運算DSP。
上傳時間： 2013-10-10
上傳用戶：jiiszha
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
上傳時間： 2014-12-28
上傳用戶：18888888888
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-11-07
上傳用戶：defghi010
