較高性能的永磁同步電機(jī)矢量控制系統(tǒng)需要實時更新電機(jī)參數(shù)，文章中采用一種在線辨識永磁同步電機(jī)參數(shù)的方法。這種基于最小二乘法參數(shù)辨識方法是在轉(zhuǎn)子同步旋轉(zhuǎn)坐標(biāo)系下進(jìn)行的，通過MATLAB/SIMULINK對基于最小二乘法的永磁同步電機(jī)參數(shù)辨識進(jìn)行了仿真，仿真結(jié)果表明這種電機(jī)參數(shù)辨識方法能夠?qū)崟r、準(zhǔn)確地更新電機(jī)控制參數(shù)。 關(guān)鍵詞：永磁同步電機(jī);參數(shù)辨識;最小二乘法
標(biāo)簽： 最小二乘法 參數(shù)辨識 仿真研究
上傳時間： 2013-06-06
上傳用戶：685
信息技術(shù)的不斷發(fā)展,對信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現(xiàn)也成為一個關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實現(xiàn)模塊設(shè)計,驗證模塊功能的順序進(jìn)行書寫.為了硬件實現(xiàn)上的方便,設(shè)計選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機(jī)的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計思路,將橢圓曲線上的標(biāo)量乘法運(yùn)算劃分成兩個運(yùn)算層次:橢圓曲線上的運(yùn)算和有限域上的運(yùn)算.模塊劃分之后,利用自底向上的設(shè)計思路,主要針對有限域上的乘法運(yùn)算進(jìn)行了重要的改進(jìn),并對加法群中的標(biāo)量乘運(yùn)算的算法進(jìn)行了分析、證明,以達(dá)到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進(jìn)行電路設(shè)計.完成了各個模塊的設(shè)計輸入和仿真.設(shè)計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進(jìn)行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點(diǎn)加、倍點(diǎn)和標(biāo)量乘法模塊的具體設(shè)計結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標(biāo)量乘特點(diǎn),提出了合適的驗證方案.該設(shè)計完成了橢圓曲線上的標(biāo)量乘法運(yùn)算.設(shè)計主要針對資源受限的應(yīng)用環(huán)境:改進(jìn)了有限域上的乘法運(yùn)算、使用了沒有預(yù)處理的標(biāo)量乘算法.改進(jìn)后的橢圓曲線標(biāo)量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運(yùn)行一次標(biāo)量乘法運(yùn)算需要567.69us.該次設(shè)計的結(jié)果可以直接用來構(gòu)造橢圓曲線上的簽名、驗證、密鑰交換等算法.
標(biāo)簽： FPGA 橢圓曲線 密碼體制 乘法運(yùn)算
上傳時間： 2013-05-24
上傳用戶：zhuo0008
FFT/IFFT是時域信號與頻域信號之間轉(zhuǎn)換的基本運(yùn)算，是數(shù)字信號處理的核心工具之一，因此，它廣泛地應(yīng)用于許多領(lǐng)域。在數(shù)字化的今天，不論是在通信領(lǐng)域還是在圖像處理領(lǐng)域，對數(shù)字信號處理的速度、精度和實時性要求不斷提高。為滿足不斷提高的要求，國內(nèi)外不斷地推出各種FFT/IFFT處理器，主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復(fù)編程的特點(diǎn)及豐富資源，所以它受到廣泛的關(guān)注。 本論文就是一種基于FPGA實現(xiàn)浮點(diǎn)型數(shù)據(jù)的FFT及IFFT處理器，該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結(jié)構(gòu)，這種結(jié)構(gòu)可以使各級運(yùn)算并行處理，對輸入進(jìn)來的數(shù)據(jù)進(jìn)行連續(xù)處理，提高了運(yùn)算速度，滿足了系統(tǒng)的實時性要求；另外處理器所處理的數(shù)據(jù)是32位浮點(diǎn)型的，因此它同時提高了運(yùn)算的精度。
標(biāo)簽： FPGA IFFT FFT 浮點(diǎn)
上傳時間： 2013-07-12
上傳用戶：cuicuicui
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機(jī)和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運(yùn)算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運(yùn)算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實意義。 本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計采用高效基-16算法實現(xiàn)了一種4096點(diǎn)FFT復(fù)數(shù)浮點(diǎn)運(yùn)算處理器,其蝶形處理單元的基-16運(yùn)算核采用兩級改進(jìn)的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運(yùn)算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點(diǎn)研究處理器蝶形單元設(shè)計的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計。首先基于對處理器功能和特點(diǎn)的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點(diǎn)研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設(shè)計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計實現(xiàn)。 經(jīng)過仿真驗證,本文所設(shè)計的FFT處理器芯片運(yùn)行速度達(dá)到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達(dá)到50dB以上,達(dá)到了高速高性能的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：科學(xué)怪人
在很多高精度計算場合需要采用浮點(diǎn)運(yùn)算。過去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計算精度有限。隨著現(xiàn)場可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計，包括浮點(diǎn)數(shù)與定點(diǎn)數(shù)之間的相互轉(zhuǎn)換，浮點(diǎn)加法器、減法器、乘法器以及除法器。在這些浮點(diǎn)運(yùn)算單元電路中采用多級流水線技術(shù)，并在某些方面優(yōu)化算法，提高了運(yùn)算器的性能。在此基礎(chǔ)上討論浮點(diǎn)運(yùn)算器的應(yīng)用，通過調(diào)用自主開發(fā)的浮點(diǎn)乘、加模塊設(shè)計浮點(diǎn)FIR濾波器，并將其應(yīng)用于正交中頻采樣，結(jié)果表明浮點(diǎn)運(yùn)算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應(yīng)用浮點(diǎn)運(yùn)算模塊設(shè)計浮點(diǎn)FFT處理器，在FPGA中實現(xiàn)高精度的FFT處理。
標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器
上傳時間： 2013-05-20
上傳用戶：hechao3225
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現(xiàn)精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實現(xiàn)定位濾波算法需要時間，傳統(tǒng)CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上，根據(jù)“先時序后電路”的設(shè)計思想，由同步?jīng)]計方法以及自頂向下和自下而上的混合設(shè)計方法實現(xiàn)系統(tǒng)的總體設(shè)計。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計算減小定位誤差，實現(xiàn)實時、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過串口接收模塊實現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過程中，利用查找表的方法查找轉(zhuǎn)化時需要的各個參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡化成只涉及加法和乘法運(yùn)算，以此簡化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計，并通過Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎(chǔ)上，實現(xiàn)基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎(chǔ)上，通過IP核、模塊的分時復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源，實現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達(dá)到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗證了該設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：二驅(qū)蚊器
·歐洲G3的語音壓縮標(biāo)準(zhǔn)GSMAMR的C語言浮點(diǎn)算法的標(biāo)準(zhǔn)源程序
標(biāo)簽： GSMAMR 標(biāo)準(zhǔn) 語音壓縮 C語言
上傳時間： 2013-05-27
上傳用戶：zhouli
將32位的浮點(diǎn)數(shù)轉(zhuǎn)換成十進(jìn)制，最左邊是高字節(jié)
標(biāo)簽： 16 10 to 浮點(diǎn)數(shù)
上傳時間： 2013-05-31
上傳用戶：zdluffy
兩個工具：1、16位CRC計算。2、浮點(diǎn)數(shù)與十進(jìn)制互相轉(zhuǎn)換，輸入浮點(diǎn)，則轉(zhuǎn)換成十進(jìn)制，輸入十進(jìn)制，則轉(zhuǎn)換為浮點(diǎn)數(shù)，請注意，浮點(diǎn)數(shù)最左邊為最低字節(jié)。
標(biāo)簽： CRC 浮點(diǎn)數(shù) 十進(jìn)制
上傳時間： 2013-06-13
上傳用戶：冇尾飛鉈
浮地和接地問題解答合集 信號, 設(shè)備, 等電位, 交流電“地”是電子技術(shù)中一個很重要的概念。
標(biāo)簽：
上傳時間： 2013-05-21
上傳用戶：dsgkjgkjg
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
