自拍一区在线观看,欧美经典一区,久久久99国产精品免费

源級驅(qū)動

基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等

標(biāo)簽： Verilog FPGA HDL 多功能

上傳時間： 2013-08-18

上傳用戶：問題問題
s3c2410開發(fā)板cpld源碼

s3c2410開發(fā)板cpld源碼，希望有些參考價值

標(biāo)簽： s3c2410 cpld 開發(fā)板源碼

上傳時間： 2013-08-20

上傳用戶：wtrl
FPGA RSIC CPU設(shè)計文檔和源碼是EDA中對CPU設(shè)計非常好用的程序

FPGA RSIC CPU設(shè)計文檔和源碼是EDA中對CPU設(shè)計非常好用的程序

標(biāo)簽： CPU FPGA RSIC EDA

上傳時間： 2013-08-21

上傳用戶：cppersonal
通過fpga產(chǎn)生時鐘的VHDL源碼

通過fpga產(chǎn)生時鐘的VHDL源碼，QII7.1下調(diào)試通過

標(biāo)簽： fpga VHDL 時鐘源碼

上傳時間： 2013-08-24

上傳用戶：wtrl
ACTEL A3P StartKit FPGA開發(fā)全套文擋（含測試源碼）

ACTEL A3P StartKit FPGA開發(fā)全套文擋（含測試源碼）

標(biāo)簽： StartKit ACTEL FPGA A3P

上傳時間： 2013-08-28

上傳用戶：litianchu
FPGA數(shù)字電子系統(tǒng)設(shè)計與開發(fā)實例導(dǎo)航光盤內(nèi)附源碼

FPGA數(shù)字電子系統(tǒng)設(shè)計與開發(fā)實例導(dǎo)航光盤內(nèi)附源碼

標(biāo)簽： FPGA 數(shù)字電子開發(fā)實例導(dǎo)航

上傳時間： 2013-08-28

上傳用戶：r5100
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計

基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計通信中的DDS技術(shù)應(yīng)用

標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制

上傳時間： 2013-08-29

上傳用戶：r5100
采用FPGA模擬高動態(tài)GPS信號源中的C／A碼產(chǎn)生器

本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。

標(biāo)簽： FPGA GPS 模擬動態(tài)

上傳時間： 2013-08-31

上傳用戶：pwcsoft
fpga實現(xiàn)CAN總線控制器源碼(含詳細(xì)說明)

fpga實現(xiàn)ＣＡＮ總線控制器源碼,每個項目都有說明文件，介紹使用方法。

標(biāo)簽： fpga CAN 總線控制器源碼

上傳時間： 2013-08-31

上傳用戶：1079836864
實現(xiàn)音樂播放的FPGA的實驗源碼（Verilog語言）

這是一個FPGA的實驗源碼，可以實現(xiàn)對一段音樂的播放。用Verilog語言編寫的，對初學(xué)者會有一定的幫助。

標(biāo)簽： Verilog FPGA 音樂播放實驗

上傳時間： 2013-09-01

上傳用戶：13215175592

主站蜘蛛池模板：都兰县| 三原县| 涞源县| 翁牛特旗| 小金县| 麻栗坡县| 托克逊县| 安多县| 共和县| 永宁县| 赤壁市| 云南省| 建宁县| 沂南县| 泗洪县| 巴林左旗| 祁东县| 滕州市| 定兴县| 山阴县| 孝感市| 泰和县| 镇原县| 浏阳市| 伊吾县| 丰县| 读书| 开鲁县| 仁化县| 万荣县| 格尔木市| 醴陵市| 鹿邑县| 盐津县| 河津市| 益阳市| 罗平县| 沾益县| 收藏| 浪卡子县| 大邑县|