亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

溫度報警

  • Turbo碼編碼譯碼算法與FPGA實現方法的研究

    本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實現.在概述信道編碼理論及其發展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LOG-MAP算法進行推導,在給出LOG-MAP的推導之后,提出了對于LOG-MAP譯碼算法的兩點改進,采用三階牛頓插值函數對校驗函數進行擬合,采用雙滑動窗口技術取代傳統的單滑動窗口技術.Turb碼還有一種譯碼復雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細推導過程.在對LOG-MAP和SOVA算法的詳細推導之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統程序,仿真系統比較了單滑動窗口技術和雙滑動窗口技術在不同的信噪比下的譯碼性能.在軟件仿真的基礎上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實現方法.

    標簽: Turbo FPGA 編碼譯碼 算法

    上傳時間: 2013-06-19

    上傳用戶:plsee

  • 參數化Viterbi譯碼器的FPGA實現

    本文以某型號接收機的應用為背景,主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括:碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。  本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式,大大節省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法,大大提高了仿真的速度。  所設計的(2,1,7)連續型5比特軟判決譯碼器已經應用于某型號接收機,經受了實際應用的考驗產生了巨大的經濟效益。

    標簽: Viterbi FPGA 參數 譯碼器

    上傳時間: 2013-04-24

    上傳用戶:waizhang

  • 基于FPGA采用PCM通信實現多路數據采集器的研制

    本文研制的數據采集器,用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能,由于試車臺是高速旋轉體,其工作環境惡劣,受電磁干擾大,而且設備要求高,如果遇到設備故障或設備事故,其損失相當巨大,保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上,選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計,其優點是FPGA技術在數據采集器中可以進行模塊化設計,增加了系統的抗干擾性、靈活性和適應性,并且可以將整個PCM通信系統設計成可編程序系統,用戶只要稍加變更程序,則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計,系統采用的是FPGA技術來實現數據采集和信號處理,采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊,構建了實時性和準確性通信網絡,實現了數據的采集。 測試數據和數據采集的實驗結果證明,采用FPGA技術實現PCM信號的編碼、傳輸、解碼,能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合,并且誤碼率較低,要遠遠優于傳統的方法。

    標簽: FPGA PCM 通信實現 多路

    上傳時間: 2013-04-24

    上傳用戶:com1com2

  • 基于ARM的嵌入式無線ZigBee網關的設計與實現

    ZigBee是近年來出現的一種新型無線通信技術,其具有近距離、低復雜度、低功耗、低數據速率、低成本的特點,在家用系統控制、樓宇自動化、工業監控領域具有廣闊的市場空間。ZigBee的物理層和數據鏈路層由IEEE802.15.4工作組制定,高層(網絡層、數據安全性及互邊互通應用)由ZigBee聯盟負責。 隨著ZigBee技術在工業現場應用,越來越多的ZigBee設備終端將出現在工業現場,這就提出了將這些ZigBee設備與傳統的以太網連接起來要求,為此需要設計一個無線的ZigBee網關來進行數據轉發,因此對ZigBee網關的研究和設計具有重要的意義。 本系統選用基于ARM 920T內核的S3C2410作為ZigBee網關的主處理器,并且選用符合802.15.4標準的CC2420作為ZigBee網關的無線收發器。為了降低開發成本以及方便程序升級,網關選用開源嵌入式Linux操作系統,基于2.6.內核進行開發。本文主要對網關軟件部分進行了深入研究。軟件部分主要由2個程序組成:無線收發器的驅動程序和網關程序。其中網關程序主要包含Zigbee協議棧模塊和網關通信模塊。開發和測試主要語言采用標準C語言,驅動部分測試部分采用Bash腳本。 本文首先介紹了無線通信的背景知識和ZigBee協議棧,然后詳細闡述了采用Linux來進行無線收發器驅動程序設計的關鍵點,同時對基于Linux的嵌入式ZigBee網關協議棧進行了移植,并且給出了ZigBee網關通信程序的設計方法以及程序的編譯、調試和測試方法,實現了將ZigBee設備的數據及其狀態轉發給上位數據服務器的過程,最后還提出了作者對未來工作方向的一些改進思路和方法。

    標簽: ZigBee ARM 嵌入式無線 網關

    上傳時間: 2013-07-17

    上傳用戶:cuibaigao

  • PIC單片機C語言應用例程

    AD程序實現模擬量到數字量的轉換功能; CAN程序實現CAN總線通訊功能; keyboard_check程序實現鍵盤的掃描查詢方式輸入; keyboard_disturb程序實現PORTB的"電平變化中斷"進行鍵盤的輸入; led0-8程序實現在8個LED上依次顯示1~8數字; PWM程序用于使CCP1模塊產生分辨率為10位的PWM波形,占空比為50%; RS-232程序通過RS-232接口來完成PC計算機與單片機之間的通信; simple_POARD程序為外圍功能模塊簡單應用實例,點亮與PORTD口相連的八個發光二極管; stopwatch程序實現計時秒表功能,時鐘顯示范圍00.00~99.99秒,分辨度為0.01秒; switchinput程序用于開關量的輸入(采用SPI總線),并顯示在與D口相連的LED上; wakeup程序實現PIC18F458的休眠工作方式,并由實驗板上的按鍵產生"電平變化中斷"將其從休眠狀態中激活; WDT程序實現"看門狗"WDT的功能; Yejing程序實現液晶顯示器的接口和顯示功能。

    標簽: PIC C語言 單片機

    上傳時間: 2013-06-04

    上傳用戶:GHF

  • 基于ARM的嵌入式智能儀表研究

    傳感器是測控系統的重要組成部分,但有些傳感器,如增量式或絕對式旋轉編碼器,因無配套的二次儀表,給使用帶來不便。有些傳感器雖然可以買到配套的儀表,但價格昂貴,功能單一且功能無法擴展。為此,本課題以設計一種通用性強,功能擴展方便的測量儀表為目的,將計算機技術與嵌入式微處理器技術用于測量儀表當中,設計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括: 1.在分析比較各種二次儀表功能的基礎上,提出了基于ARM的嵌入式智能儀表設計方案。搭建了儀表的硬件平臺。 2.軟件設計實現了μC/OS-Ⅱ嵌入式系統在ARM7微控制器上的移植。在此基礎上,對嵌入式系統進行了一定的擴展,編寫了LCD驅動程序,調用了串口通信,A/D轉換等模塊的API函數,建立了多任務環境,使儀表兼具PWM脈寬調制功能、數據采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉編碼器實驗、轉矩轉速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構建,降低了軟件設計的復雜度,提高了系統的實時性和靈活性,縮短了開發周期。經過實驗驗證,該儀表能夠準確測定頻率信號、模擬信號及數字信號。

    標簽: ARM 嵌入式 智能儀表

    上傳時間: 2013-04-24

    上傳用戶:1234567890qqq

  • 基于ARM的遠程數據采集終端的研究及實現

    隨著嵌入式技術和網絡技術的發展和應用,充分結合兩種技術優勢的遠程數據采集終端正在不斷地被研究和開發。本文即是此背景下,綜合以往遠程數據采集終端的優缺點,對基于ARM的遠程數據采集智能終端予以研究和實現,該終端具備GPRS和INTERNET兩種接入方式。可通過RS232或A/D模塊采集用戶終端設備數據信息;在GPRS接入方式下使用GPRS無線數據終端通過GPRS網絡接入互聯網,在INTERNET接入方式下則直接接入互聯網;接入后則可向遠程控制中心上傳用戶終端據信息。本文研制的遠程數據采集終端可廣泛地應用包括環保數據采集在內的多種數據遠程采集場合。 本文主要做了以下研究工作: 1、對硬件資源進行了外圍擴展,對S3C44BOX處理器芯片的外圍硬件進行了擴展設計,使之具備了滿足使用需求的最小系統硬件資源。包括外圍存儲、LCD、鍵盤、以太網卡和GPRSi匿信模塊等。 2、運用多任務操作系統可以有效的組織并行任務的處理,本文對μc/os-Ⅱ操作系統進行了移植,對原有μc/os-Ⅱ操作系統的搶占式調度機制進行了改造,使之成為整體搶占,局部輪詢的調度機制;使之較好地滿足了實際要求。 3、無論采用GPRS方式還是INTERNET方式,設備終端與INTERNET實現通信都必須具備相應的協議。本文實現了TCP/IP有關網絡協議棧的建立,對協議進行了簡化設計,實現了兩種方式的接入,滿足了嵌入式終端的要求。 4、為了使終端具備較好的人機交互能力,構建了嵌入式圖形界面,實現了LCD圖形顯示和鍵盤輸入控制的交互功能。 通過以上工作,建立了一個功能齊全,實時可靠,基于嵌入式系統的遠程數據采集終端。

    標簽: ARM 遠程數據 采集終端

    上傳時間: 2013-07-17

    上傳用戶:ljmwh2000

  • G729A語音編解碼算法研究及FPGA實現

    語音編碼技術始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸的一個重要環節,越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯合開發的,國際電信聯盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A,主要降低了計算的復雜度以便于實時實現。因其具有良好的合成語音質量、適中的復雜度、較低的時延等優點,G729A標準已被廣泛應用在VOIP網關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢,對G729A語音編碼中的線性預測(LP)濾波器系數提取的FPGA(現場可編程門陣列,Field Programmable Gate Array)實現進行了深入研究。論文首先對語音信號處理及其發展進行介紹,深入討論了G729A語音編解碼技術。第二,對Altera公司的Stratix系列可編程器件的內部結構進行了研究,分析了在QuartusII開發平臺上進行FPGA設計的流程。第三,基于FPGA,對G729A編碼系統的LP分析部分做了具體設計,其中包括自相關函數和杜賓(Durbin)遞推兩個主要功能模塊,并對其工作過程進行了詳細的分析。第四,針對系統所使用的除法運算都是商小于1的特點,設計并實現了一個系統專用的除法器模塊。最后,在Altera FPGA目標芯片EP1S30F780C7上,對LP分析系統進行了驗證,證明了方案的可行性。

    標簽: G729A FPGA 語音編解碼 算法研究

    上傳時間: 2013-04-24

    上傳用戶:miaochun888

  • LDPC碼編碼器FPGA實現研究

    LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下,結合連續相位MSK調制,滿足歸一化信噪比SNR=2dB時,系統誤碼率低于10-4。根據課題背景,本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比,編碼復雜度大,成為編碼硬件實現的一個障礙;論文針對實際系統的預期指標,通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析,基于1/2碼率,1024和2048兩種幀長,設計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環編碼器和二階準循環編碼器。 對于每種編碼器,分別設計了其整體結構,并對每種編碼器的功能模塊進行深入研究,設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據時序仿真結果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后,在FPGA中硬件實現了串行準循環編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

    標簽: LDPC FPGA 編碼器 實現研究

    上傳時間: 2013-08-02

    上傳用戶:林魚2016

  • LDPC碼譯碼器FPGA實現研究

    LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動,成為研究的熱點。隨著研究的不斷深入和技術的發展,目前,LDPC碼已經被多個通信系統定為信道編碼方案,并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大,譯碼時序控制復雜,如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標,主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證,選出適合硬件實現的譯碼方案。結合通信系統,對譯碼算法進行仿真分析,確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語言編寫譯碼功能模塊,并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證,最后模擬通信系統完成了譯碼器的硬件測試。

    標簽: LDPC FPGA 譯碼器 實現研究

    上傳時間: 2013-04-24

    上傳用戶:1234567890qqq

主站蜘蛛池模板: 张掖市| 平和县| 桃园县| 收藏| 高阳县| 上犹县| 靖宇县| 岳阳市| 三都| 琼中| 正阳县| 洪江市| 长白| 靖边县| 宣武区| 固始县| 东辽县| 思南县| 甘南县| 当阳市| 石家庄市| 福清市| 佛山市| 宁明县| 灵寿县| 城市| 页游| 赞皇县| 刚察县| 甘洛县| 淮阳县| 彩票| 中江县| 江孜县| 平潭县| 安福县| 金沙县| 孟连| 海门市| 分宜县| 靖安县|