隨著科學技術水平的不斷提高，在科研和生產過程中為了更加真實的反映被測對象的性質，對測試系統的性能要求越來越高。傳統的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產的實際需要。USB技術的出現很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協議下為480Mbps)等優點，已逐漸得到廣泛的應用。 本課題研究并設計了一套基于USB2.0的數據采集系統。論文首先詳細介紹了USB總線協議，然后從系統的總體結構、硬件電路、軟件程序以及系統性能檢測等幾個方面，詳細闡述了系統的設計思想和實現方案。系統采用雙12位A/D轉換器，提供兩條模擬信號通道，可以同時采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設計和程序設計。系統應用FPGA芯片作系統的核心控制，控制系統的數據采集和與USB接口芯片的數據交換，并產生其中的邏輯控制信號和時序信號。同時應用FPGA芯片作系統的核心控制可提高了系統穩定性、減小設備的體積。系統的軟件設計，主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應用程序及其驅動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發平臺，雖然增加了復雜程度，但是軟件執行效率及重用性均得到提高。 最后，應用基于USB2.0的數據采集系統測試標準信號及電木的導熱系數，以驗證測試系統的可靠信與準確性。
上傳時間： 2013-04-24
上傳用戶：鳳臨西北
本文分析了當代高精度地震勘探數據采集系統的發展現狀，研究了數據采集的A/D方法及理論、現場可編程門陣列(Field Programmable GateArray，FPGA)技術的發展及原理，串口通信的原理及實現。在此基礎上，探討了采用FPGA控制24位△∑模數轉換器來實現高精度地震勘探數據采集系統的實現思路，對探測傳感器或檢波器后端數據采集系統的信號A/D轉換、FPGA與外部接口設計、串口數據通信做了詳細的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發和設計，整個接口控制模塊采用VHDL語言編寫，并同時將ROM、FIFO等數字邏輯模塊一起集成到一片FPGA芯片當中，并在Quartus Ⅱ6.0的開發平臺上通過了軟件仿真，時序仿真結果達到了系統要求。
上傳時間： 2013-05-21
上傳用戶：yuele0123
論述了AD574逐次逼近型12位模數轉換器的原理、應用以及與單片機所構成的數據采集系統,分析了系統的硬件、軟件結構和具體操作,給出了AD574與AT89C51單片機的接口線路圖.
上傳時間： 2013-05-23
上傳用戶：ca05991270
圖像采集和處理技術在機器視覺和圖像分析等諸多領域應用十分廣泛，大部分情況下，采集卡只需將前端相機捕獲的圖像信息正確地傳回計算機即可。但是在要求較高的應用場合需要采集卡能準確控制外部光源和相機，完成圖像采集，預處理，數據傳輸。只有這樣，用戶才可以根據不同的興趣和需求對特定的某些圖像進行采集、傳輸以及處理，以達到某種分析目的。 本文根據國家985二期項目“三維粒子圖像測速系統”的圖像采集與處理需要，設計開發了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實現的核心器件，不僅實現了傳統意義上的圖像采集，而且實現了CCD相機控制和激光器同步曝光功能，打破了以往單純靠增加硬件設備實現同步控制的方法，簡化了系統硬件結構并節約系統成本。此外，在系統中嵌入了圖像增強算法和采用PCI接口與計算機連接滿足了高速采集的要求。同時，采用市場上廣泛應用的Camera Link作為采集卡的圖像輸入接口，提高了系統的通用性、傳輸速率和抗干擾能力，簡化圖像獲取設備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機控制的采集卡將使機器視覺系統，圖像測速等諸多領域的圖像采集應用變得更為便捷。 論文首先對圖像采集卡系統的組成、整體方案和可行性進行了論證。然后給出了圖像采集卡的硬件設計。在此部分結合整體設計方案，討論芯片的選型問題。根據所選芯片的本身特點，分模塊地對圖像采集卡的硬件設計原理進行了詳細的闡述。接下來是圖像采集卡的軟件設計部分。用VHDL和原理圖結合的方法對FPGA進行編程，實現了圖像采集系統的各個功能模塊。根據圖像采集系統的要求用DriverWorks軟件設計了圖像采集卡的WDM底層驅動程序和上層應用程序。最后是用FPGA實現了帶修改參數的硬件嵌入式圖像處理算法——圖像增強。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對FPGA設計的模塊進行了硬件調試，給出了調試的時序圖和調試結果，經測試分析該采集卡滿足“三維粒子圖像測速系統”的要求，達到了預期目標。
上傳時間： 2013-04-24
上傳用戶：cazjing
提出通過對分塊圖像的DCT 系數進行動態范圍壓縮來改進傳統的基于DCT 變換的圖像自嵌入水印算法，并結合灰度變換函數與JPEG 標準量化表重新設計了DCT 系數碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
主要講述靜電放電、射頻輻射電磁場、電快速瞬變脈 沖群、雷擊浪涌、由射頻場引起的傳導干擾、工頻磁場、 電壓跌落和衰減振蕩波等八項抗擾度試驗，其中前七項試 驗在通用抗擾度標準中已經見到；后一項試驗（衰減振蕩 波抗擾度試驗）則在電力系統設備的抗擾度試驗中經常可 以見到。考慮到國內在引進生產家用電器的企業中經常采 用的高頻噪聲模擬器，本章予以補充介紹。此外，汽車工 業在我國的迅速發展，拉動了與之配套的汽車電子與電器 行業的迅速發展。對后者的質量控制與檢測問題便成為業 內人士所關注的一個熱點。
上傳時間： 2013-05-24
上傳用戶：fxf126@126.com
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
人體血液成份的無創檢測是生物醫學領域尚未攻克的前沿課題之一，動態光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結果的影響。實現動態光譜檢測，其關鍵在于采集多波長的光電容積脈搏波信號，并對其進行處理。針對動態光譜檢測中信號微弱、信噪比低、處理數據量大的特點，本文設計了基于FPGA和面陣CCD攝像頭的動態光譜數據采集與預處理系統，提高檢測精度，采集出滿足動態光譜信號提取要求的光電脈搏波；并對動態光譜頻域提取法的核心算法FFT的FPGA實現進行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規光柵光譜儀中的光電接收器，實現對多波長的光電容積脈搏波的檢測。結合面陣CCD的二維圖像特點，采用信號累加法去除噪聲，提高信號的信噪比。 創新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加，然后再進行傳輸和存儲。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號的信噪比，同時減小了數據的傳輸速度和傳輸量，降低了對存儲器容量的要求，改善了動態光譜信號檢測系統的性能。 針對面陣CCD攝像頭輸出的復合視頻信號的特點，設計視頻信號解調電路，得到高速、高精度的數字視頻信號和準確的視頻同步信號，用于后續的視頻信號采集與處理。 根據動態光譜信號檢測和視頻信號采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺，設計并實現了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預處理系統。該系統實現了視頻信號的精確定位，通過光譜信號的高速同行累加，實現了光電脈搏波信號的高精度檢測。系統采用基于FPGA的Nios II嵌入式處理器系統，通過對其應用程序的開發，可靠的實現了數據的采集、傳輸和存儲，提高了系統的集成度，降低了開發成本。 為實現動態光譜信號的頻域提取，研究了基于FPGA的FFT實現方案，對各關鍵模塊進行設計，為動態光譜信號的進一步處理打下良好的基礎。 最后，通過實驗證明了系統數據采集的正確性和信號預處理的可行性，得到了符合動態光譜信號提取要求的脈搏波信號。
上傳時間： 2013-04-24
上傳用戶：cknck
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
