電力電子系統(tǒng)的集成化是現(xiàn)今電力電子技術(shù)發(fā)展的趨勢(shì)，系統(tǒng)的模塊化和標(biāo)準(zhǔn)化技術(shù)是目前電力電子領(lǐng)域的重要研究方向。研究基于電力電子網(wǎng)絡(luò)的變流系統(tǒng)，對(duì)復(fù)雜電力電子裝置的系統(tǒng)級(jí)集成具有重要意義，是電力電子系統(tǒng)集成技術(shù)的基本組成部分。本文從變流系統(tǒng)的功率流和信息流雙重分布性的角度出發(fā)。對(duì)電力電子系統(tǒng)網(wǎng)絡(luò)（Power Electronics System Network，PES—Net）的模型和變流系統(tǒng)的通信需求進(jìn)行分析，提出實(shí)時(shí)電力電子系統(tǒng)網(wǎng)絡(luò)（Real—time power electronics system network，RT—PES—Net）；并對(duì)基于新網(wǎng)絡(luò)的分布式控制及管理方案和模塊化軟件方案等內(nèi)容進(jìn)行系統(tǒng)的研究，提出基于棧操作的實(shí)時(shí)軟件構(gòu)建方案。本文的研究將為變流系統(tǒng)的控制結(jié)構(gòu)和軟件方案標(biāo)準(zhǔn)化提供參考和理論依據(jù)，為應(yīng)用系統(tǒng)的集成提供解決方案。 復(fù)雜中大功率變流系統(tǒng)是網(wǎng)絡(luò)化分布式控制系統(tǒng)的應(yīng)用對(duì)象。首先，論文以復(fù)雜系統(tǒng)為研究對(duì)象，分析了應(yīng)用系統(tǒng)的功率流和信息流在空間結(jié)構(gòu)上的對(duì)偶關(guān)系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎(chǔ)上，研究了變流系統(tǒng)的網(wǎng)絡(luò)化分布式控制方案，并得出系統(tǒng)組構(gòu)的初步構(gòu)想，總結(jié)出適合復(fù)雜電力電子系統(tǒng)集成的標(biāo)準(zhǔn)化理論。 接著，論文對(duì)電力電子網(wǎng)絡(luò)模型進(jìn)行了研究。分析了現(xiàn)有各類總線網(wǎng)絡(luò)和目前用于電力電子應(yīng)用系統(tǒng)的網(wǎng)絡(luò)，從結(jié)構(gòu)、速率和協(xié)議等各個(gè)方面將兩類網(wǎng)絡(luò)進(jìn)行了系統(tǒng)的對(duì)比。明確了電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的定義，分析并總結(jié)復(fù)雜電力電子實(shí)時(shí)系統(tǒng)所需網(wǎng)絡(luò)必需具備的條件。根據(jù)現(xiàn)有網(wǎng)絡(luò)技術(shù)背景，綜合控制結(jié)構(gòu)和網(wǎng)絡(luò)需求，提出了電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的模型。 為滿足變流系統(tǒng)的實(shí)時(shí)控制，論文對(duì)分布式控制結(jié)構(gòu)的通信需求進(jìn)行了研究。以網(wǎng)絡(luò)控制系統(tǒng)（Networked Control System，NCS）為背景，對(duì)變流器系統(tǒng)控制信息延時(shí)因素進(jìn)行了分析；通過對(duì)典型電力電予系統(tǒng)的分析，歸納和總結(jié)了系統(tǒng)的控制功能和控制內(nèi)容，對(duì)系統(tǒng)不同層次的控制任務(wù)進(jìn)行了響應(yīng)時(shí)間需求分析和網(wǎng)絡(luò)的分層配置；通過對(duì)仿真結(jié)果的分析，研究了應(yīng)用系統(tǒng)內(nèi)模塊控制信息延時(shí)對(duì)不同應(yīng)用系統(tǒng)的性能影響和對(duì)開關(guān)頻率的限制。根據(jù)變流系統(tǒng)對(duì)控制延時(shí)的接受程度，將電力電子復(fù)雜系統(tǒng)歸為兩大類：1）零延時(shí)系統(tǒng)；2）定延時(shí)系統(tǒng)。針對(duì)上述兩類系統(tǒng)，論文給出了電力電子網(wǎng)絡(luò)（PES—Net）的通道容量和應(yīng)用系統(tǒng)開關(guān)周期的計(jì)算方法。 論文對(duì)開放式、分布式的電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的硬件組成和同步方案進(jìn)行了研究，提出新的實(shí)時(shí)網(wǎng)絡(luò)和系統(tǒng)級(jí)集成方案。根據(jù)主節(jié)點(diǎn)和從節(jié)點(diǎn)的控制任務(wù)需求，分別從功能和系統(tǒng)結(jié)構(gòu)的角度對(duì)開放式網(wǎng)絡(luò)的硬件構(gòu)成進(jìn)行研究；根據(jù)控制系統(tǒng)的接口需求分析，對(duì)節(jié)點(diǎn)的通用性設(shè)計(jì)進(jìn)行重點(diǎn)討論。針對(duì)網(wǎng)絡(luò)的同步問題，本文分析了簡(jiǎn)單有效的解決方法，即基于數(shù)據(jù)結(jié)構(gòu)的同步補(bǔ)償方案；此外，論文提出基于實(shí)時(shí)高速電力電子系統(tǒng)同絡(luò)（RT-PES-Net）的同步方案，研究適合變流器實(shí)時(shí)控制的網(wǎng)絡(luò)結(jié)構(gòu)和相應(yīng)的硬件配置。根據(jù)應(yīng)用控制和通信系統(tǒng)所需的各種操作，論文對(duì)實(shí)時(shí)網(wǎng)絡(luò)的管理進(jìn)行了討論，研究了信息幀管理和相應(yīng)的硬件設(shè)置，并對(duì)各種工作模式下所需的通信時(shí)間進(jìn)行了計(jì)算和比較。基于實(shí)時(shí)網(wǎng)絡(luò)系統(tǒng)及其管理方案，論文給出了組構(gòu)以PEBB為基礎(chǔ)的變流系統(tǒng)的方案。 論文對(duì)基于RT-PES-Net的模塊化軟件方案進(jìn)行了研究。首先，將控制軟件與功率硬件進(jìn)行解耦，使得軟件設(shè)計(jì)與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序?qū)崟r(shí)構(gòu)件的內(nèi)聚性；對(duì)軟件模塊化的通用性進(jìn)行研究，分析模塊接口參數(shù)和變量的申明和配置，并研究參數(shù)的定標(biāo)，對(duì)構(gòu)件進(jìn)行分類；分析子程序?qū)崟r(shí)構(gòu)件在執(zhí)行速度上的優(yōu)點(diǎn)。論文對(duì)電力電子系統(tǒng)控制軟件（Powerr Electronics System Control Software，PES-CS）的組構(gòu)和集成進(jìn)行研究，簡(jiǎn)化軟件主框架。 最后，論文分別對(duì)RT-PES-Net和模塊化軟件方案進(jìn)行了相應(yīng)的實(shí)驗(yàn)研究和分析。論文對(duì)提出的實(shí)時(shí)電力電子系統(tǒng)網(wǎng)絡(luò)（RT-PES-Net）進(jìn)行了通信實(shí)驗(yàn)，將新網(wǎng)絡(luò)拓?fù)鋵?duì)變流系統(tǒng)的延時(shí)影響與舊網(wǎng)絡(luò)系統(tǒng)的延時(shí)影響進(jìn)行比較，總結(jié)新網(wǎng)絡(luò)系統(tǒng)在控制實(shí)時(shí)性、提高開關(guān)頻率、網(wǎng)絡(luò)可擴(kuò)展性和管理靈活度等方面的優(yōu)勢(shì)。論文針對(duì)RT-PES-Net進(jìn)行應(yīng)用研究，驗(yàn)證該網(wǎng)絡(luò)可解決網(wǎng)絡(luò)通信失步所造成的問題。論文對(duì)基于通用型實(shí)時(shí)構(gòu)件和棧操作的模塊化軟件方案進(jìn)行實(shí)驗(yàn)驗(yàn)證，為標(biāo)準(zhǔn)化軟件庫的建立和系統(tǒng)級(jí)集成提供參考方案。 網(wǎng)絡(luò)化的控制結(jié)構(gòu)研究是復(fù)雜電力電子系統(tǒng)級(jí)集成研究的關(guān)鍵。本課題針對(duì)復(fù)雜變流系統(tǒng)提出了實(shí)時(shí)電力電子系統(tǒng)網(wǎng)絡(luò)（RT-PES-Net），并以該網(wǎng)絡(luò)為基礎(chǔ)對(duì)分布式控制結(jié)構(gòu)及相應(yīng)的網(wǎng)絡(luò)化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統(tǒng)提供標(biāo)準(zhǔn)化、開放式的網(wǎng)絡(luò)參考體系，并以此結(jié)構(gòu)來快速構(gòu)建終端復(fù)雜變流系統(tǒng)，為實(shí)現(xiàn)標(biāo)準(zhǔn)的應(yīng)用系統(tǒng)組構(gòu)提供參考方案，有助于解決電力電子標(biāo)準(zhǔn)化推廣所面臨的難題。論文為應(yīng)用系統(tǒng)的即插即用和動(dòng)態(tài)重構(gòu)提供了研究基礎(chǔ)，從而為最終實(shí)現(xiàn)復(fù)雜變流器的應(yīng)用系統(tǒng)級(jí)集成提供系統(tǒng)化的理論和方法依據(jù)。同時(shí)，論文的研究開拓了電力電子系統(tǒng)集成和標(biāo)準(zhǔn)化研究的一個(gè)新方向。
標(biāo)簽： 電力電子 網(wǎng)絡(luò) 系統(tǒng)研究
上傳時(shí)間： 2013-06-15
上傳用戶：silenthink
H．264/AVC規(guī)范是由國際電聯(lián)(ITU-T)和國際標(biāo)準(zhǔn)化組織(ISO)聯(lián)合制定的新一代視頻編解碼標(biāo)準(zhǔn)。它具有如下四個(gè)特點(diǎn)：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復(fù)雜的算法保證了低碼流條件下圖像仍能保留豐富的細(xì)節(jié)；容錯(cuò)能力強(qiáng)，提供了解決在不穩(wěn)定網(wǎng)絡(luò)環(huán)境下容易發(fā)生的丟包等錯(cuò)誤的必要工具；網(wǎng)絡(luò)適應(yīng)性強(qiáng)，提供了網(wǎng)絡(luò)適應(yīng)層，數(shù)據(jù)能在不同網(wǎng)絡(luò)上傳輸。但由此帶來的代價(jià)是復(fù)雜度極高的編碼過程，尤其是在嵌入式系統(tǒng)中實(shí)現(xiàn)具有很大的挑戰(zhàn)性。 本文主要介紹了基于H.264標(biāo)準(zhǔn)的開源代碼T264向DM642平臺(tái)的移植和優(yōu)化。優(yōu)化綜合運(yùn)用了上層和底層的實(shí)現(xiàn)方法實(shí)現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點(diǎn)是簡(jiǎn)便易行，效果良好；底層的實(shí)現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實(shí)現(xiàn)算法等，特點(diǎn)是提高了代碼運(yùn)行的并行性，但需要對(duì)DM642和H.264有很深刻的理解。 目前本設(shè)計(jì)已成功完成H.264.算法在DM642開發(fā)板上的運(yùn)行，壓縮QCIF格式視頻的速度隨圖像復(fù)雜度的不同達(dá)到了35-50幀每秒。此后本設(shè)計(jì)還繼續(xù)使用優(yōu)化后的編碼器實(shí)現(xiàn)了監(jiān)控用視頻服務(wù)器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開發(fā)板上壓縮后傳輸至PC機(jī)，且能夠在PC端用配套的程序成功解碼并播放。
上傳時(shí)間： 2013-06-23
上傳用戶：qqiang2006
一個(gè)基于C++的數(shù)字圖像處理的灰度處理源代碼，方便大家分享
標(biāo)簽： 數(shù)字圖像處理 灰度 源代碼
上傳時(shí)間： 2013-07-22
上傳用戶：sc965382896
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢(shì)頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場(chǎng)的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來自主回路的電流取樣，電壓反饋信號(hào)來自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測(cè)、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對(duì)數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對(duì)比測(cè)試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
上傳時(shí)間： 2013-06-29
上傳用戶：dreamboy36
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：362279997
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)
上傳時(shí)間： 2013-06-13
上傳用戶：夜月十二橋
隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實(shí)現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢(shì)，具有重要的學(xué)術(shù)意義與實(shí)用意義， 本課題所設(shè)計(jì)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ?yàn)楹诵牡那度胧綀D像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機(jī)客戶端組成。嵌入式圖像服務(wù)器實(shí)時(shí)采集圖像，采用H．264 編碼算法進(jìn)行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機(jī)客戶端可通過網(wǎng)絡(luò)對(duì)服務(wù)器進(jìn)行遠(yuǎn)程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實(shí)時(shí)顯示，使監(jiān)控人員有效地掌握現(xiàn)場(chǎng)情況， 在嵌入式圖像服務(wù)器設(shè)計(jì)階段，本文首先進(jìn)行了芯片選型與開發(fā)平臺(tái)選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計(jì)圖像采集用戶自定義模塊。接著設(shè)計(jì)雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計(jì)中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時(shí)完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計(jì)，采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計(jì)與實(shí)現(xiàn)是本文的重點(diǎn)。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計(jì)了16×16幀內(nèi)預(yù)測(cè)算法，并設(shè)計(jì)宏塊掃描方式，采用兩次判決策略進(jìn)行預(yù)測(cè)模式選擇。然后設(shè)計(jì)4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對(duì)除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實(shí)現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計(jì)了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對(duì)編碼算法設(shè)計(jì)相應(yīng)解碼算法。使用VC++完成算法驗(yàn)證，并進(jìn)行測(cè)試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗(yàn)證完成后，本文進(jìn)行了PC機(jī)客戶端設(shè)計(jì)，使其具有遠(yuǎn)程訪問、H．264解碼與實(shí)時(shí)顯示的功能。同時(shí)將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實(shí)驗(yàn)結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計(jì)成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點(diǎn)，發(fā)展前景十分廣闊。
標(biāo)簽： H264 FPGA 網(wǎng)絡(luò)視頻監(jiān)控
上傳時(shí)間： 2013-04-24
上傳用戶：wang0123456789
為了讓公司新進(jìn)人員及經(jīng)銷商伙伴們對(duì)交換式電源供應(yīng)器有基本的了解，明緯特別出版了 這本『交換式電源供應(yīng)器技術(shù)手冊(cè)』。這是我們編輯小組以明緯 22 年來從事設(shè)計(jì)、生產(chǎn)、 銷售交換式電源供應(yīng)器的經(jīng)驗(yàn)為基礎(chǔ)，結(jié)合教科書及安規(guī)文件而編輯出之成果。 此手冊(cè)包含電源供應(yīng)器簡(jiǎn)介、規(guī)格解釋、安規(guī)、EMC 及 CE 簡(jiǎn)介、信賴度、電源供應(yīng)器使 用注意事項(xiàng)、常見技術(shù)問題 Q&A、及簡(jiǎn)易故障排除等主題。內(nèi)容著重于事實(shí)的描述而非理 論的推導(dǎo)，非常適合無電源供應(yīng)器技術(shù)背景的從業(yè)人員研讀，讀者必可在短時(shí)間內(nèi)對(duì)交換 式電源供應(yīng)器及相關(guān)規(guī)格、應(yīng)用、安規(guī)有概略性的認(rèn)識(shí)。 本手冊(cè)緣起于 1996 年 2 月發(fā)行之『交換式電源供應(yīng)器使用手冊(cè)』，歷經(jīng)多次修訂再版。而 本版主要加強(qiáng)了圖、表的輔助說明，讓非技術(shù)背景的讀者更容易接納此手冊(cè)的內(nèi)容。另外 針對(duì)安規(guī)及 EMC 的部分也參考最新規(guī)范予以修訂，整理出更完整的內(nèi)容以利讀者的了解。 最后感謝編輯小組各成員不吝分享自己在技術(shù)、研發(fā)、工程、品保、維修、安規(guī)及 EMC 等 領(lǐng)域的經(jīng)驗(yàn)，然編輯小組組員均系工程背景人員，在文章撰寫上均并非專業(yè)，期望讀者多 予包涵并能不吝指教提供您寶貴的意見，讓本手冊(cè)下一版的內(nèi)容更加完整、更有價(jià)值。 明緯企業(yè)股份有限公
標(biāo)簽： 明緯 開關(guān)電源 技術(shù)資料
上傳時(shí)間： 2013-07-11
上傳用戶：kksuyiwen
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
