精品亚洲自拍,欧美xxx久久,伊人久久亚洲热

無(wú)(wú)線通信電路

基于CCSDS標(biāo)準(zhǔn)的幀同步算法研究及其FPGA實(shí)現(xiàn).rar

隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對(duì)空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來(lái)越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過(guò)幀同步。對(duì)衛(wèi)星基帶信號(hào)處理來(lái)說(shuō)，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個(gè)衛(wèi)星基帶信號(hào)處理的結(jié)果。 @@ 本設(shè)計(jì)在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語(yǔ)言及ISE9．2i開(kāi)發(fā)平臺(tái)在基于FPGA的硬件平臺(tái)上設(shè)計(jì)并實(shí)現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動(dòng)及模糊度問(wèn)題。在此基礎(chǔ)之上，針對(duì)兩路合路輸入時(shí)可能存在的兩路輸入不同步或幀滑動(dòng)在兩路中分布不均勻問(wèn)題，設(shè)計(jì)實(shí)現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對(duì)上述算法進(jìn)行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計(jì)要求。 @@ 本論文首先介紹了課題研究的背景及國(guó)內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對(duì)單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計(jì)及實(shí)現(xiàn)過(guò)程進(jìn)行了詳細(xì)說(shuō)明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對(duì)論文工作進(jìn)行了總結(jié)和展望，分析了其中存在的問(wèn)題及需要改進(jìn)的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動(dòng)

標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)

上傳時(shí)間： 2013-06-11

上傳用戶：liglechongchong
基于USB和FPGA技術(shù)的激光打標(biāo)控制卡的研究與開(kāi)發(fā).rar

激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢(shì)，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的，運(yùn)動(dòng)控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠，但由于其運(yùn)算速度慢、存儲(chǔ)容量有限，限制了它的應(yīng)用范圍。運(yùn)動(dòng)控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn)，將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開(kāi)放程度高、使用方便的特點(diǎn)。本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對(duì)USB總線技術(shù)作了簡(jiǎn)要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì)，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲(chǔ)器電路，I/O接口電路等。接著對(duì)USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細(xì)設(shè)計(jì)，通過(guò)軟硬件調(diào)試，控制卡實(shí)現(xiàn)了USB通信，輸出兩路模擬信號(hào)，SRAM數(shù)據(jù)讀寫，數(shù)字量輸入輸出等功能。

標(biāo)簽： FPGA USB 激光打標(biāo)

上傳時(shí)間： 2013-04-24

上傳用戶：prczsf
OFDM系統(tǒng)同步及解調(diào)的FPGA實(shí)現(xiàn).rar

自20世紀(jì)80年代以來(lái)，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無(wú)線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來(lái)越受到人們的關(guān)注。隨著人們對(duì)通信數(shù)據(jù)化、寬帶化、個(gè)人化和移動(dòng)化需求的增強(qiáng)，OFDM技術(shù)在綜合無(wú)線接入領(lǐng)域?qū)?huì)獲得越來(lái)越廣泛的應(yīng)用。人們開(kāi)始集中越來(lái)越多的精力開(kāi)發(fā)OFDM技術(shù)在移動(dòng)通信領(lǐng)域的應(yīng)用，本文也是基于無(wú)線通信平臺(tái)上的OFDM技術(shù)的運(yùn)用。本文的所有內(nèi)容都是建立在空地?cái)?shù)據(jù)無(wú)線通信系統(tǒng)下行鏈路FPGA實(shí)現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實(shí)現(xiàn)和調(diào)試上。主要包括幀同步(時(shí)間同步)算法的研究與設(shè)計(jì)、OFDM頻率同步算法的研究與設(shè)計(jì)以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實(shí)現(xiàn)。最終實(shí)現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無(wú)線環(huán)境中連通。對(duì)于無(wú)線移動(dòng)通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實(shí)現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點(diǎn)對(duì)數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對(duì)系統(tǒng)中存在的定時(shí)偏差、頻率偏差進(jìn)行定時(shí)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。在OFDM實(shí)現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費(fèi)了三個(gè)章節(jié)闡述了同步技術(shù)的原理、算法和實(shí)現(xiàn)方法。目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計(jì)類和基于循環(huán)前綴的半盲估計(jì)類。本文首先分析了各種載波同步方案的優(yōu)缺點(diǎn)，并舉例說(shuō)明了各個(gè)載波同步方式的實(shí)現(xiàn)方法。然后具體闡述了本文在FPGA平臺(tái)上實(shí)現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實(shí)現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時(shí)對(duì)算法在不同參數(shù)和不同形式下的性能做出了仿真對(duì)比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實(shí)現(xiàn)是十分方便的。本文主要闡述其實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過(guò)程。最后介紹了本文實(shí)現(xiàn)QAM軟解調(diào)的解調(diào)方法。本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實(shí)現(xiàn)方式時(shí)首先給出實(shí)現(xiàn)框圖，然后對(duì)框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個(gè)模塊實(shí)現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測(cè)試結(jié)果。

標(biāo)簽： OFDM FPGA

上傳時(shí)間： 2013-06-26

上傳用戶：希醬大魔王
LTE系統(tǒng)中基帶DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn).rar

當(dāng)今，移動(dòng)通信正處于向第四代通信系統(tǒng)發(fā)展的階段，OFDM技術(shù)作為第四代數(shù)字移動(dòng)通信(4G)系統(tǒng)的關(guān)鍵技術(shù)之一，被包括LTE在內(nèi)的眾多準(zhǔn)4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關(guān)鍵功能模塊，其精度對(duì)基帶解調(diào)性能產(chǎn)生著重大的影響，尤其對(duì)LTE上行所采用的SC_FDMA更是如此。為了使定點(diǎn)化IDFT/DFT達(dá)到較好的性能，本文采用數(shù)字自動(dòng)增益控制(DAGC)技術(shù)，以解決過(guò)大輸入信號(hào)動(dòng)態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問(wèn)題。首先，本文簡(jiǎn)單介紹了較為成熟的AAGC(模擬AGC)技術(shù)，并重點(diǎn)關(guān)注近年來(lái)為了改善其性能而興起的數(shù)字化AGC技術(shù)，它們主要用于壓縮ADC輸入動(dòng)態(tài)范圍以防止其飽和。針對(duì)基帶處理中具有累加特性的定點(diǎn)化IDFT/DFT技術(shù)，進(jìn)一步分析了AAGC技術(shù)和基帶DAGC在實(shí)施對(duì)象，實(shí)現(xiàn)方法等上的異同點(diǎn)，指出了基帶DAGC的必要性。其次，根據(jù)LTE協(xié)議，搭建了從調(diào)制到解調(diào)的基帶PUSCH處理鏈路，并針對(duì)基于DFT的信道估計(jì)方法的缺點(diǎn)，使用簡(jiǎn)單的兩點(diǎn)替換實(shí)現(xiàn)了優(yōu)化，通過(guò)高斯信道下的MATLAB仿真，證明其可以達(dá)到理想效果。仿真結(jié)果還表明，在不考慮同步問(wèn)題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進(jìn)行調(diào)制，也能達(dá)到在SNR高于17dB時(shí)，硬判譯碼結(jié)果為極低誤碼率(BER)的效果。再次，在所搭建鏈路的基礎(chǔ)上，通過(guò)理論分析和MATLAB仿真，證明了包括時(shí)域和頻域DAGC在內(nèi)的基帶DAGC具有穩(wěn)定接收鏈路解調(diào)性能的作用。同時(shí)，通過(guò)對(duì)幾種DAGC算法的比較后，得到的一套適用于實(shí)現(xiàn)的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統(tǒng)基帶解調(diào)的要求。針對(duì)時(shí)域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進(jìn)行基帶DAGC算法的實(shí)現(xiàn)。最后，本文對(duì)選定的基帶DAGC算法進(jìn)行了FPGA設(shè)計(jì)，仿真、綜合和上板結(jié)果說(shuō)明，時(shí)域和頻域DAGC實(shí)現(xiàn)方法占用資源較少，容易進(jìn)行集成，能夠達(dá)到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個(gè)IQ數(shù)據(jù)，使之滿足基帶解調(diào)性能。

標(biāo)簽： DAGC FPGA LTE

上傳時(shí)間： 2013-05-17

上傳用戶：laozhanshi111
基于FPGA的小型CPU中通信協(xié)議的研究及IPCore的開(kāi)發(fā).rar

FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來(lái)越多的用戶與設(shè)計(jì)公司開(kāi)始使用FPGA進(jìn)行系統(tǒng)開(kāi)發(fā)，因此，PFAG的市場(chǎng)需求也越來(lái)越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來(lái)越先進(jìn)，在如此良性循環(huán)下，不久的將來(lái)，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場(chǎng)吸引力，因此，本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開(kāi)發(fā)技術(shù)日趨簡(jiǎn)單化、軟件化，從面向硬件語(yǔ)言的VHDL、VerilogHDL設(shè)計(jì)語(yǔ)言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語(yǔ)言，硬件設(shè)計(jì)語(yǔ)言開(kāi)始向高級(jí)語(yǔ)言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員，會(huì)很容易接受面向?qū)ο蟮恼Z(yǔ)言。現(xiàn)在軟件的設(shè)計(jì)中，算法處理的瓶頸就是速度的問(wèn)題，如果采用專用的硬件電路，可以解決這個(gè)問(wèn)題，本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開(kāi)發(fā)優(yōu)勢(shì)。另外，在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計(jì)與開(kāi)發(fā)，許多FGPA的開(kāi)發(fā)公司開(kāi)始爭(zhēng)奪軟核的開(kāi)發(fā)市場(chǎng)。 @@ 數(shù)字電路設(shè)計(jì)中最長(zhǎng)遇到的就是通信的問(wèn)題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進(jìn)行通信，但是由于集成電路資源的問(wèn)題，不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信，因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造，以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開(kāi)發(fā)中，由于集成電路本身的特殊性，其開(kāi)發(fā)流程也相對(duì)的復(fù)雜。本文由于篇幅的問(wèn)題，只對(duì)總的開(kāi)發(fā)流程作了簡(jiǎn)要的介紹，并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開(kāi)發(fā)中，需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開(kāi)發(fā)范例，從協(xié)議功能的研究到最后的驗(yàn)證測(cè)試，將FPGA 的開(kāi)發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開(kāi)發(fā)中，不僅對(duì)協(xié)議進(jìn)行了詳細(xì)的功能分析，而且對(duì)架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時(shí)序分析；驗(yàn)證環(huán)境

標(biāo)簽： IPCore FPGA CPU

上傳時(shí)間： 2013-04-24

上傳用戶：vvbvvb123
基于FPGA的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì).rar

高速大容量數(shù)據(jù)采集存儲(chǔ)技術(shù)在通信、航天、氣象、雷達(dá)等多個(gè)領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展，對(duì)數(shù)據(jù)的采集和傳輸速率要求越來(lái)越高，對(duì)數(shù)據(jù)存儲(chǔ)的速度和容量要求也越來(lái)越高。高速數(shù)據(jù)存儲(chǔ)主要包括存儲(chǔ)介質(zhì)選取、存儲(chǔ)器控制、數(shù)據(jù)存儲(chǔ)和總線應(yīng)用等，如何實(shí)時(shí)、高速、連續(xù)大量地采集存儲(chǔ)數(shù)據(jù)是一個(gè)關(guān)鍵性問(wèn)題。本文設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲(chǔ)介質(zhì)，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內(nèi)存實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速大容量穩(wěn)定存儲(chǔ)。該磁盤陣列同時(shí)管理五個(gè)IDE硬盤，平均數(shù)據(jù)流達(dá)到250MB/s，峰值傳輸速率達(dá)到500MB/s，也可以擴(kuò)展更多硬盤構(gòu)成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計(jì)算機(jī)連接，可同時(shí)存儲(chǔ)四路AD數(shù)據(jù)，可以通過(guò)人機(jī)交互界面實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)采集情況，在計(jì)算機(jī)上實(shí)現(xiàn)整個(gè)磁盤陣列的實(shí)時(shí)控制。

標(biāo)簽： FPGA 高速數(shù)據(jù) 采集

上傳時(shí)間： 2013-06-14

上傳用戶：2404
MSP430系列多單片機(jī)間的SPI主從通信.rar

這篇文章介紹了MSP430系列多單片機(jī)間的SPI主從通信原理和相關(guān)例程

標(biāo)簽： MSP 430 SPI

上傳時(shí)間： 2013-04-24

上傳用戶：啦啦啦啦啦啦啦
用FPGA實(shí)現(xiàn)直接序列擴(kuò)頻通信.rar

擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時(shí)代的三大高技術(shù)通信傳輸方式。擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列，也即擴(kuò)頻序列(SpreadSequence)調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點(diǎn)。現(xiàn)場(chǎng)可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強(qiáng)的靈活性，可讓設(shè)計(jì)者開(kāi)發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計(jì)者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來(lái)滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對(duì)FPGA設(shè)計(jì)的輸入、綜合、仿真時(shí)非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語(yǔ)言，使目前一切仍處于計(jì)算機(jī)輔助設(shè)計(jì)(CAD)和規(guī)劃的電子設(shè)計(jì)活動(dòng)產(chǎn)生了實(shí)在的設(shè)計(jì)實(shí)體論文對(duì)擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，并且用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)QuartusII實(shí)現(xiàn)了一個(gè)基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計(jì)了相應(yīng)的硬件電路。該系統(tǒng)的設(shè)計(jì)主要分為兩個(gè)部分。第一部分是用QuartusII軟件設(shè)計(jì)了系統(tǒng)的VHDL語(yǔ)言描述代碼，并對(duì)系統(tǒng)中每個(gè)模塊和整個(gè)系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時(shí)序時(shí)延仿真；第二部分是設(shè)計(jì)了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進(jìn)行了相關(guān)測(cè)試，完成了預(yù)定的功能。

標(biāo)簽： FPGA 直接序列擴(kuò)頻通信

上傳時(shí)間： 2013-07-26

上傳用戶：15679277906
基于FPGA的絕對(duì)式光電編碼器通信接口研究.rar

高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì)，而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析，通過(guò)對(duì)比它們的特性，得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開(kāi)發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL，并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊，各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過(guò)在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能，達(dá)到了設(shè)計(jì)的要求。

標(biāo)簽： FPGA 光電編碼器通信接口

上傳時(shí)間： 2013-07-11

上傳用戶：snowkiss2014
TDSCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn).rar

隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開(kāi)關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。

標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)

上傳時(shí)間： 2013-07-20

上傳用戶：rishian