Altera FPGA芯片的封裝尺寸選擇指南
上傳時(shí)間： 2013-06-04
上傳用戶：edisonfather
基于ISD4004芯片的語音錄放設(shè)計(jì),內(nèi)含詳細(xì)說明，程序代碼。
上傳時(shí)間： 2013-06-29
上傳用戶：hakim
隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進(jìn)，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實(shí)現(xiàn)都離不開擴(kuò)頻通信技術(shù)的應(yīng)用，而擴(kuò)頻通信芯片作為擴(kuò)頻通信網(wǎng)絡(luò)的核心器件，自然也成了研究的重點(diǎn)。本論文旨在借鑒國內(nèi)外相關(guān)研究成果，并以家庭電力線通信環(huán)境為背景，驗(yàn)證了一種CDMA碼分多址通信的實(shí)現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo)，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎(chǔ)，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運(yùn)用Verilog硬件描述語言，編寫擴(kuò)頻模塊和解擴(kuò)模塊，并且進(jìn)行了測試、仿真和綜合，驗(yàn)證了通過專用芯片實(shí)現(xiàn)擴(kuò)頻通信系統(tǒng)的可行性。應(yīng)用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關(guān)，智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令，實(shí)現(xiàn)對家電的遠(yuǎn)程遙控。使用兩塊FPGA開發(fā)板，實(shí)現(xiàn)了擴(kuò)頻通信基本收發(fā)是本設(shè)計(jì)得主要成果；將擴(kuò)頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計(jì)當(dāng)中是本文的一個(gè)特點(diǎn)。 仿真和實(shí)驗(yàn)表明：采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行，由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實(shí)施家電控制，并具有一定的節(jié)能效果。
標(biāo)簽： FPGA 擴(kuò)頻通信 芯片設(shè)計(jì)
上傳時(shí)間： 2013-06-17
上傳用戶：vaidya1bond007b1
AD系列芯片 1.模數(shù)轉(zhuǎn)換器 AD1380JD 16位 20us高性能模數(shù)轉(zhuǎn)換器(民用級) AD1380KD 16位 20us高性能模數(shù)轉(zhuǎn)換器(民用級) AD1671JQ 12位 1.25MHz采樣速率 帶寬2MHz模數(shù)轉(zhuǎn)換器(民用級) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數(shù)轉(zhuǎn)換器(工業(yè)級) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉(zhuǎn)換器(民用級) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉(zhuǎn)換器(工業(yè)級)
標(biāo)簽： AD芯片
上傳時(shí)間： 2013-05-19
上傳用戶：ljmwh2000
我公司開發(fā)小家電常用的芯片列表，用在腳浴盆控制板，LED控制板，咖啡機(jī)，果汁機(jī)，電話機(jī)，對講機(jī)，安防設(shè)備，工礦燈等
上傳時(shí)間： 2013-07-03
上傳用戶：hjshhyy
隨著系統(tǒng)芯片(SoC)設(shè)計(jì)復(fù)雜度不斷增加，使得縮短面市時(shí)間的壓力越來越大。雖然IP核復(fù)用大大減少了SoC的設(shè)計(jì)時(shí)間，但是SoC的驗(yàn)證仍然非常復(fù)雜耗時(shí)。SoC和ASIC的最大不同之處在于它的規(guī)模和復(fù)雜的系統(tǒng)性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統(tǒng)，驅(qū)動(dòng)程序以及應(yīng)用程序等。面對SoC數(shù)目眾多的硬件模塊，復(fù)雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗(yàn)證往往難以達(dá)到令人滿意的要求，耗費(fèi)了大最的時(shí)間，將給系統(tǒng)芯片的上市帶來嚴(yán)重的影響。為了減少此類情況的發(fā)生，在流樣片之前，進(jìn)行基于FPGA的系統(tǒng)原型驗(yàn)證，即在FPGA上快速地實(shí)現(xiàn)SoC設(shè)計(jì)中的硬件模塊，讓軟件模塊在真正的硬件環(huán)境中高速運(yùn)行，從而實(shí)現(xiàn)SoC設(shè)計(jì)的軟硬件協(xié)同驗(yàn)證。這種方法已經(jīng)成為SoC設(shè)計(jì)流程前期階段常用的驗(yàn)證方法。 在簡要分析幾種業(yè)內(nèi)常用的驗(yàn)證技術(shù)的基礎(chǔ)上，本文重點(diǎn)闡述了基于FPGA的SoC驗(yàn)證流程與技術(shù)。結(jié)合Mojox數(shù)碼相機(jī)系統(tǒng)芯片(以下簡稱為Mojox SoC)的FPGA原型驗(yàn)證平臺的設(shè)計(jì)，介紹了Mojox FPGA原型驗(yàn)證平臺的硬件設(shè)計(jì)過程和Mojox SoC的FPGA原型實(shí)現(xiàn)，并采用基于模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)方法，加快了原型驗(yàn)證的工作進(jìn)程。 本文還介紹了Mojox SoC中ARM固件和PC應(yīng)用軟件等原型軟件的設(shè)計(jì)實(shí)現(xiàn)以及原型驗(yàn)證平臺的軟硬協(xié)同驗(yàn)證的過程。通過軟硬協(xié)同驗(yàn)證，本文實(shí)現(xiàn)了PC機(jī)對整個(gè)驗(yàn)證平臺的摔制，達(dá)到了良好的驗(yàn)證效果，且滿足了預(yù)期的設(shè)計(jì)要求。
標(biāo)簽： SoC 系統(tǒng)芯片 原型 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-07-02
上傳用戶：dsgkjgkjg
在3G移動(dòng)通信網(wǎng)絡(luò)建設(shè)中，如何實(shí)現(xiàn)密集城區(qū)的無線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠(yuǎn)單元兩個(gè)設(shè)備，這樣既節(jié)省空間、降低設(shè)置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機(jī)用于WCDMA基站系統(tǒng)的射頻拉遠(yuǎn)單元中，實(shí)現(xiàn)移動(dòng)通信網(wǎng)中射頻信號的傳輸工作。 數(shù)字收發(fā)機(jī)主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點(diǎn)是數(shù)字上下變頻處理部分。設(shè)計(jì)采用軟件無線電的架構(gòu)和FPGA技術(shù)，所設(shè)計(jì)的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實(shí)現(xiàn)多種頻率的變頻處理，極大地降低了開發(fā)成本，且縮短了開發(fā)周期。 根據(jù)系統(tǒng)設(shè)計(jì)的設(shè)計(jì)要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級的開發(fā)工具，應(yīng)用Quartus Ⅱ作為綜合、布局布線工具實(shí)現(xiàn)數(shù)字上下變頻處理部分設(shè)計(jì)。 本文的主要研究工作包括以下幾個(gè)部分： (1)對數(shù)字收發(fā)機(jī)的整體結(jié)構(gòu)進(jìn)行分析研究，確定數(shù)字收發(fā)機(jī)的實(shí)現(xiàn)結(jié)構(gòu)和各個(gè)部分的功能； (2)通過對數(shù)字上下變頻的相關(guān)理論的研究，分析出數(shù)字上下變頻的結(jié)構(gòu)、實(shí)現(xiàn)方法及性能； (3)通過對數(shù)控振蕩器、CIC濾波器、FIR濾波器進(jìn)行理論研究、內(nèi)部實(shí)現(xiàn)結(jié)構(gòu)以及性能分析，得出具體的參數(shù)和仿真實(shí)現(xiàn)結(jié)構(gòu)； (4)使用FPGA中的IP核技術(shù)來實(shí)現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進(jìn)行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實(shí)現(xiàn)結(jié)果； (5)對高速收發(fā)通道進(jìn)行了研究和設(shè)計(jì)，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu)，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實(shí)現(xiàn)了數(shù)字收發(fā)機(jī)的信號的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽： FPGA 數(shù)字 收發(fā)機(jī) 信號處理
上傳時(shí)間： 2013-06-21
上傳用戶：zhuo0008
單片機(jī)AT98C2051與語音芯片ISD2560組成的電腦語音系統(tǒng)的設(shè)計(jì)方法， 給出了電腦語音系統(tǒng)的實(shí)際電路、錄放音程序框圖以及源程序。利用該方法設(shè)計(jì)的電腦語音系統(tǒng)具有硬件電路簡單， 調(diào)試方便， 實(shí)用性強(qiáng)等特點(diǎn)， 并可作為電腦語音服務(wù)系統(tǒng)的語音板
上傳時(shí)間： 2013-04-24
上傳用戶：青春123
基于DVBS標(biāo)準(zhǔn)的射頻調(diào)制器設(shè)計(jì)與FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA 頻調(diào) 制器設(shè)計(jì)
上傳時(shí)間： 2013-06-14
上傳用戶：ABCD_ABCD
本文主要研究了認(rèn)知無線電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實(shí)現(xiàn)方法。首先，提出了認(rèn)知無線電頻譜感知功能的硬件實(shí)現(xiàn)框圖，包括射頻前端部分和數(shù)字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點(diǎn)介紹了數(shù)字信號處理部分的FPGA實(shí)現(xiàn)與驗(yàn)證過程。 數(shù)字處理部分主要實(shí)現(xiàn)寬帶信號的短時(shí)傅立葉分析，將中頻寬帶數(shù)字信號通過基于多相濾波器組的下變頻模塊，實(shí)現(xiàn)并行多通道的數(shù)字下變頻，然后對每個(gè)信道進(jìn)行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時(shí)頻關(guān)系。整個(gè)系統(tǒng)主要包括：延時(shí)抽取模塊、多相濾波器模塊、32點(diǎn)開關(guān)式流水線FFT模塊、滑動(dòng)窗緩沖區(qū)、256點(diǎn)流水線FFT模塊等。 本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì)，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個(gè)系統(tǒng)采用全同步設(shè)計(jì)，可穩(wěn)定工作于200MHz，其分析帶寬高達(dá)65MHz，具有很高的使用價(jià)值。
標(biāo)簽： FPGA 認(rèn)知無線電 感知功能 頻譜
上傳時(shí)間： 2013-06-13
上傳用戶：bcjtao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
