VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等
標簽： VHDL
上傳時間： 2014-12-20
上傳用戶：2467478207
用JSP編寫的線上問卷調查系統，提供JSP及JavaBean源始碼
標簽： JSP 系統
上傳時間： 2016-07-31
上傳用戶：123456wh
delphi登陸窗體的制作,就我知道的,可以有兩種方法,一種是在工程文件中實現登陸窗體的動態調用,另一種就是在主窗體的OnCreate事件中動態創建登陸窗體,兩種方法都需要將主窗體設置為Auto-create form,將登陸窗體設
標簽： OnCreate Auto-cr delphi 工程
上傳時間： 2016-08-04
上傳用戶：gtzj
股市分析K線,測試版本,可以研究修正,勿用於商業販賣
標簽： 分 版本 正 商
上傳時間： 2014-01-04
上傳用戶：edisonfather
提供tiff檔案的讀取與轉換！內含lib與dll及標題檔等資料供設計者參考！
標簽： tiff lib dll
上傳時間： 2016-08-11
上傳用戶：王小奇
內容為DEV C++物件導向程式設計的PPT,說明淺顯易懂,希望對各位有所幫助
標簽： DEV 程式
上傳時間： 2014-08-09
上傳用戶：qunquan
在做2維度樣本分類的過程中,若我們能事先畫出訓練樣本在空間中的分散情形,這將有助於我們在設定SVM分類器的參數C的取值範圍. 例如:若畫出的訓練樣本的散佈較分散,我們可以得知此時採用的參數值可以取在較大的範圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
標簽： SVM 分 分散
上傳時間： 2016-08-19
上傳用戶：sy_jiadeyi
多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能
標簽： 控制功能
上傳時間： 2014-01-16
上傳用戶：GavinNeko
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
演算法關於JAVA的, 驗證過的, 無誤好用
標簽： JAVA 算法
上傳時間： 2016-08-21
上傳用戶：kr770906
蟲蟲下載站版權所有 京ICP備2021023401號-1
