PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)範(fàn), 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi).
標(biāo)簽： Layout 1.70 Rule PCB
上傳時(shí)間： 2015-05-23
上傳用戶：it男一枚
高斯噪聲下的8psk誤碼率檢測與理論值比較
標(biāo)簽： 8psk 高斯噪聲 誤碼率 檢測
上傳時(shí)間： 2013-12-28
上傳用戶：66666
高斯噪聲下的64QAM調(diào)制的誤碼率檢測與理論值比較
標(biāo)簽： QAM 64 高斯噪聲 調(diào)制
上傳時(shí)間： 2014-01-05
上傳用戶：gxmm
用MATLAB實(shí)現(xiàn)的不合格品率P控制圖的繪制，只要將數(shù)據(jù)導(dǎo)入data.txt文件，然后在MATLAB中運(yùn)行main.m文件即可打開繪圖界面。（注意：路徑要設(shè)置好）
標(biāo)簽： MATLAB 控制 繪制
上傳時(shí)間： 2013-12-05
上傳用戶：guanliya
用MATLAB 模擬仿真數(shù)字調(diào)制4PSK求誤碼率,誤信率并配有GUI
標(biāo)簽： MATLAB 4PSK GUI 模擬
上傳時(shí)間： 2015-05-28
上傳用戶：maizezhen
LVDS技術(shù)： 低電壓差分訊號(LVDS)在對訊號完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對幾種典型的LVDS介面電路進(jìn)行了討論
標(biāo)簽： LVDS 差分 模 系統(tǒng)
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
FSK信號發(fā)生器,用于軟件測試.采樣率、波特率，幅度，f1，f2可調(diào)，不含wave頭，樣點(diǎn)類型I16，保存為文件
標(biāo)簽： FSK 信號發(fā)生器 軟件測試 波特率
上傳時(shí)間： 2014-01-04
上傳用戶：253189838
升余弦信號通過理想信道的誤碼率計(jì)算和繪制誤碼率曲線
標(biāo)簽： 誤碼率 弦信號 信道 計(jì)算
上傳時(shí)間： 2013-12-15
上傳用戶：kr770906
16QAM的誤碼率性能分析的matlab仿真
標(biāo)簽： matlab QAM 16 誤碼率
上傳時(shí)間： 2015-06-04
上傳用戶：yangbo69
基于MATLAB的QPSK的誤碼率,誤符號率圖示程序.經(jīng)調(diào)試驗(yàn)可行.
標(biāo)簽： MATLAB QPSK 誤碼率 符號率
上傳時(shí)間： 2014-01-18
上傳用戶：kytqcool
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
