該文檔為FPGA_ASIC-AHB片上系統總線的建模與驗證講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： fpga
上傳時間： 2022-03-11
上傳用戶：
電子書-國外電子與通信教材系列@片上系統 可重用設計方法學(第3版
標簽： 片上系統
上傳時間： 2022-03-22
上傳用戶：1208020161
該文檔為基于硬件損耗均衡算法的片上norflash控制器設計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-12
上傳用戶：jiabin
DSP28335程序，使用片上SCI口進行串行通訊。包括發送和接受
上傳時間： 2022-06-21
上傳用戶：
隨著FPGA技術的發展，在FPGA上實現片上系統在技術上已經可能。基于FPGA片上系統開發已成為目前FPGA應用的一個熱點。但是基于FPGA片上系統對使用者的知識要求比較高，使用流程比較復雜，參考資料不多。成為目前開發者應用的瓶頸。本書針對基于FPGA片上系統開發的核心，用戶IP的開發，并結合XILINX的嵌入式開發工具EDK，詳細講解了怎么去開發和調試客戶自己的用戶硬件外設（用戶IP），使得開發者可以很快地熟練使用EDK，進行自己的片上系統開發。書中內容主要針對嵌入式用戶硬件外設的開發流程和調試方法，不涉及開發語言的細節。在使用本書前必須熟練掌握硬件描述語言。本書基于XILINX的嵌入式開發平臺，講解了嵌入式系統的基本概念：FPGA原理和MicroBlaze處理器和最新的多端口內存控制器（MPMC）。以基于3個不同總線和接口的試驗，詳細講述了怎樣開發用戶自定義IP。本書前三章以基本概念介紹為主。后四章以試驗為主，分別介紹了在XILINX嵌入式開發平臺上常用接口上用戶IP開發的實現：第4章是介紹了EDK工具的使用流程；第5章是PLB總線的用戶IP的開發；第6章是FSL總線的用戶IP的開發；第7章是多端口內存控制器（mpmc）中NPI接口的用戶IP的開發。
上傳時間： 2022-07-28
上傳用戶：
62256在單片機上的應用,C語言源碼,Keil uVision3工程文件,附原理圖及說明學習文檔 62256簡介： 62系列是最常用的單片機系統擴展RAM元器件，其類型有6216、6232、6264、62128、62256或62512等多種，62后面的數字表示此元器件中可以存儲的位(單位：千bit)，我們通常的說法是將此值除以8，比如62256將256除以8，我們一般稱之為32K的RAM。 如果學習過二進制就可以知道，區分兩個字節需要一根地址線就可以：0或者1；而區分四個字節需要2根地址線；區分八個字節需要三根地址線…..以此類推，我們可以計算出要區分32K的RAM區，需要15根地址線，也就是器件上面的A0-A14管腳用于確定唯一的一個字節內容。 我們現在學習的51單片機是8位的，所以必須用兩個IO口來聯接這個RAM器件，通常我們用P0（低字節）和P2（高字節）兩個端口來確定此器件的地址，而P0口是51單片機標準的總線口，是地址線和數據線復用的，所以與62256聯接時需要加一片鎖存器來鎖存地址。即先將地址送到鎖存器（通常用74HC373）中，然后P0口空閑下來后開始接收或發送數據至62256。
上傳時間： 2017-01-27
上傳用戶：asdkin
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
ISO和ITU-T制定的一系列視頻編碼國際標準的推出，開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上，綜合出各種標準中實現途徑的共性和優勢，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點，建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后，就可作為專用視頻壓縮編碼器進行門級電路設計的原型，構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景，通過使用離散余弦變換和熵編碼，對運動圖像從空間上進行壓縮編碼，使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時，系統的設計將解碼的工作量大幅度降低，功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合，滿足工程樣機的前期研發需要。
上傳時間： 2013-04-24
上傳用戶：xiangwuy
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-05-28
上傳用戶：koulian
提出了一種改進的基于直接頻率合成技術（DDS）的任意波形發生器在現場可編程門陣列（FPGA）上的實現方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數據寫入片外存儲器，當調用時再將相應的數據移入FPGA的片上RAM，取代分區塊的將所有類型波形數據同時存儲在片上RAM中的傳統方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數據和尋址地址值進行處理，實現了以1/4的數據量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設計方案的5%。經驗證，這種改進方法正確可行，能夠大大降低開發成本。
上傳時間： 2013-12-25
上傳用戶：日光微瀾
<input id="u8acs"></input>
<bdo id="u8acs"></bdo>