現代數字信號處理對實時性提出了很高的要求，當最快的數字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數目，或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展，具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先，針對圖像聲納實時性的要求和FPGA片內資源的限制，設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優化和改進措施。 其次，分析了具有相同結構的數字濾波和相關運算的特點，采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA)，將乘法運算轉化為FPGA易于實現的查表和移位累加操作，顯著提高了運算效率。此外，還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明，本論文所有算法均達到了設計要求。
上傳時間： 2013-06-09
上傳用戶：zgu489
高速數據采集系統在信號檢測、雷達、圖像處理、網絡通信等領域有廣泛應用，不同的應用要求使用不同的總線和不同的設計，但是，無論基于何種應用，其設計的關鍵在接口的實現上。 @@ 隨著cPCI總線技術的發展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數據傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設計基于cPCI總線接口的數據采集系統。設計中利用單片FPGA芯片實現PCI協議，代替傳統的FIFO芯片和串并轉換芯片，并完成對模擬電路的控制功能；并提出將應用程序中的一部分數據讀寫操作放入動態鏈接庫中，減少因應用程序反復調用驅動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協議，理解高頻數字電路設計方法和高速數據采集原理，本文開發了基于cPCI接口的高速數據采集系統。經過綜合測試和現場應用驗證表明，采集系統已達到了要求的性能指標。 @@關鍵詞：FPGA；數據采集系統；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
隨著TD—SCDMA技術的不斷發展，TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富，室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世，可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手，重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙，實現業務的不對稱性，但是多路數字中頻所構成的系統成本高和控制的復雜性，以及TDD雙工模式下，系統的峰均比隨時隙數增加而增加，對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統的峰均比，有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現，DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片FPGA實現，能很好提高RRU性能，減少其硬件結構，降低成本，降低功耗，增加外部環境的穩定性。
上傳時間： 2013-07-20
上傳用戶：rishian
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
本文研究的視頻處理系統是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現”的一部分，主要完成計算機視覺系統的一些基本工作，即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結合視頻模數轉換芯片和VGA顯示器，完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構成計算機視覺系統必不可少的一部分；圖像預處理則是計算機視覺系統進行高層處理的基礎，優秀的預處理算法能有效改善圖像質量，提高系統分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統整體架構的基礎上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設計方案用于實現YCrCb色度空間到RGB色度空間的轉換； 2.針對采集的視頻圖像，根據VGA顯示的要求，給出了一種實現圖像去隔行的方案； 3.分析了一系列圖像濾波的預處理算法，如均值濾波、中值濾波和自適應濾波等，在比較和總結各算法特點的基礎上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應濾波法； 4.根據算法特點設計了多種采用FPGA實現的圖像濾波算法，并對硬件算法進行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結果，在此基礎上對各種算法的效果進行直觀的比較。 文中，預處理算法的實現充分利用了FPGA的片內資源，體現了FPGA在圖像處理方面的特點及優勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現，從而簡化了系統整體結構。視頻采集和預處理系統在FPGA上的成功實現為“計算機視覺及其芯片化實現”奠定了必要的基礎、提供了一定理論依據。
上傳時間： 2013-07-26
上傳用戶：alia
模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）
上傳時間： 2013-07-30
上傳用戶：lizhen9880
隨著計算機技術和通信技術的迅速發展，數字視頻在信息社會中發揮著越來越重要的作用，視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時，FPGA單片規模的不斷擴大，在FPGA芯片內部實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合，設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統，系統利用時分復用和無損壓縮技術，采用串行數字視頻傳輸的方式，可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換，在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼，利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數字鎖相環來實現發射與接收的幀同步，在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作，實驗證明，系統工作穩定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現，利用FPGA的并行處理優勢，大大提高了系統的處理速度，使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間： 2013-06-27
上傳用戶：幾何公差
一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。
上傳時間： 2013-05-26
上傳用戶：teddysha
隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數量級，在數字信號處理領域被廣泛應用。FFT已經成為現代信號處理的重要手段之一。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時基于FPGA實現FFT的設計方法和思想被提出。本次設計的目的是快速傅立葉變換(FFT)的FPGA實現。 此文在分析了快速傅立葉算法的基礎上，提出了一種頻率抽取基4 FFT的FPGA設計方案，針對現有FFT的FPGA實現過程中蝶形運算需要頻繁乘以多個旋轉因子提出了改進方法，減少了旋轉因子的乘法次數和存儲空間，加快了蝶形運算的速度，設計的地址映射方法，無需運算即可得到所需數據的存放地址，并結合采用乒乓結構和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現的速度。描述了一片FPGA芯片內完成了整個FFT處理器的電路設計，經過模塊時序仿真和數據的驗證及測試，達到工作在50MHz時鐘頻率的設計要求。最后對后續設計做了描述，并對用FPGA實現FFT做了展望。
上傳時間： 2013-04-24
上傳用戶：康郎
H.264/AVC是由國際電信聯合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優異的壓縮性能和極好的網絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現，FPGA可重復使用，設計修改靈活，片內資源豐富，具備DSP模塊等優勢。在本論文的目標實現部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內外的研究動態，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現，并在Altera的軟件和開發板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
