ju繼續上載CPLD的黃金參考源代碼，希望對電子愛好者有所幫助
標簽： CPLD 參考源 代碼
上傳時間： 2013-09-03
上傳用戶：日光微瀾
控制面板程序設計－在控制面板上加一個測試組件
標簽： 控制 面板 程序設計 測試
上傳用戶：cuibaigao
CPLD的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺上運行通過.
標簽： VerilogHDL Quartus CPLD 7128
上傳用戶：gaojiao1999
用VHDL語言在CPLD/FPGA上實現浮點運算的方法
標簽： VHDL CPLD FPGA 語言
上傳時間： 2013-09-05
上傳用戶：life840315
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數碼管
上傳用戶：123454
用VHDL語言在CPLD上實現串行通信
標簽： VHDL CPLD 語言 串行通信
上傳時間： 2013-09-06
上傳用戶：q3290766
1、 利用FLEX10的片內RAM資源，根據DDS原理，設計產生正弦信號的各功能模塊和頂層原理圖； 2、 利用實驗板上的TLC7259轉換器，將1中得到的正弦信號，通過D/A轉換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時鐘頻率為16KHz時，輸出正弦波分辨率達到1Hz； 在輸入時鐘頻率為4MHz時，輸出正弦波分辨率達到256Hz； 4、 通過RS232C通信，實現FPGA和PC機之間串行通信，從而實現用PC機改變頻率控制字，實現對輸出正弦波頻率的控制。
標簽： FPGA PC機 串行通信 輸出
上傳用戶：zhuimenghuadie
高質量C_C編程指南一本網絡上流行的書籍
標簽： C_C 高質量 編程指南 書籍
上傳時間： 2013-09-09
上傳用戶：vmznxbc
orcad10.5總是裝不上，最近找了個詳細的安裝說明，包括每一步的詳細截圖，適合想安裝1.5版本的朋友使用
標簽： orcad 10.5
上傳用戶：kernor
這是在網絡上搜索的Protel常用庫,整理后的匯總
標簽： Protel 網絡 搜索
上傳時間： 2013-09-16
上傳用戶：YKLMC
蟲蟲下載站版權所有 京ICP備2021023401號-1
