欧美日韩你懂的,成全电影大全在线观看,51精品秘密在线观看

片的設計

實時互鎖式無線搶答手柄的設計與應用

給出一種實時互鎖式無線搶答手柄的設計應用實例，使無線搶答器的死區時間由通常的40 ms銳減為40 μs。其基本思路是：在每只搶答手柄中增加一片射頻接收模塊和一個電子開關、配以相應的附屬電路，使該電子開關受控于接收模塊輸出信號的有無，并決定手柄中的射頻發射模塊是否通電工作，從而實現各搶答手柄之間的實時互鎖。只有首先被按下搶答按鍵的手柄，才有可能向外發送編碼射頻。持有該手柄的選手即為搶答成功者。

標簽： 無線搶答手柄

上傳時間： 2013-11-10

上傳用戶：JGR2013
基于FPGA的實時視頻信號處理平臺的設計

提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

標簽： FPGA 實時視頻信號處理平臺

上傳時間： 2015-01-01

上傳用戶：shizhanincc
基于FPGA 的千兆以太網的設計

摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發板ML505 上同時設計實現了支持TCP/IP 協議的10M/100M/1000M 的三態以太網和千兆光以太網的SOPC 系統,并對涉及的關鍵技術進行了說明。關鍵詞：FPGA；EDK；SOPC；嵌入式開發；EMAC；MicroBlaze 本研究采用業界最新的Xilinx 65ns工藝級別的Virtex-5LXT FPGA 高級開發平臺，滿足了對于建造具有更高性能、更高密度、更低功耗和更低成本的可編程片上系統的需求。Virtex-5以太網媒體接入控制器(EMAC)模塊提供了專用的以太網功能，它和10/100/1000Base-T外部物理層芯片或RocketIOGTP收發器、SelectIO技術相結合，能夠分別實現10M/100M/1000M的三態以太網和千兆光以太網的SOPC 系統。

標簽： FPGA 千兆以太網

上傳時間： 2013-10-28

上傳用戶：DE2542
通用陣列邏輯GAL實現基本門電路的設計

通用陣列邏輯GAL實現基本門電路的設計一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態機、狀態控制及數據處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。另外，采用ispGAL22V10來實現諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現在系統編程，每片ispGAL22V10需要有四個在系統編程引腳，它們是串行數據輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數據文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發者一個簡單而有力的工具。

標簽： GAL 陣列邏輯門電路

上傳時間： 2013-11-17

上傳用戶：看到了沒有
盡量朝“單片”方向設計硬件系統。系統器件越多

盡量朝“單片”方向設計硬件系統。系統器件越多，器件之間相互干擾也越強，功耗也增大，也不可避免地降低了系統的穩定性。隨著單片機片內集成的功能越來越強，真正的片上系統SoC已經可以實現，如ST公司新近推出的μPSD32××系列產品在一塊芯片上集成了80C32核、大容量FLASH存儲器、SRAM、A/D、I/O、兩個串口、看門狗、上電復位電路等等。

標簽： 方向器件硬件系統

上傳時間： 2014-12-04

上傳用戶：asasasas
晶體光濾波器的設計。用matlab完成

晶體光濾波器的設計。用matlab完成，根據給定的頻率響應，設計出一個晶體偏振干涉光濾波器的結構參數，即晶體波片和偏振片的通光方向與參考方向x的夾角，并繪制出頻譜圖。

標簽： matlab 晶體光濾波器

上傳時間： 2014-01-15

上傳用戶：GHF
CC1100是一種低成本真正單片的UHF收發器

CC1100是一種低成本真正單片的UHF收發器，為低功耗無線應用而設計。電路主要設定為在315、433、868和915MHz的ISM（工業，科學和醫學）和SRD（短距離設備）頻率波段，也可以容易地設置為300-348 MHz、400-464 MHz和800-928 MHz的其他頻率。 RF收發器集成了一個高度可配置的調制解調器。這個調制解調器支持不同的調制格式，其數據傳輸率可達500kbps。通過開啟集成在調制解調器上的前向誤差校正選項，能使性能得到提升。 CC1100為數據包處理、數據緩沖、突發數據傳輸、清晰信道評估、連接質量指示和電磁波激發提供廣泛的硬件支持。

標簽： 1100 UHF CC 正

上傳時間： 2014-10-09

上傳用戶：caixiaoxu26
PCI總線目標控制器的設計

PCI總線目標控制器的設計，一片不錯的文章！

標簽： PCI 總線控制器

上傳時間： 2016-11-27

上傳用戶：bibirnovis
實現了基于linux下的實時控制系統的設計

實現了基于linux下的實時控制系統的設計，該文是國外大學的一片碩士論文。

標簽： linux 實時控制系統

上傳時間： 2017-02-20

上傳用戶：小儒尼尼奧
智能超聲波測距系統的設計

智能超聲波測距系統的設計，一片關于測距方面學術論文

標簽： 超聲波測距系統

上傳時間： 2013-12-23

上傳用戶：wsf950131