·詳細說明：開發(fā)工具:keil7 主要IC：at89c51sdnd1(atmel) 說明：mp3播放器詳細設計方案，包括電路原理圖，物料，源碼，下載工具，開發(fā)文檔，芯片datasheet等。 用途：單芯片mp3的設計實現(xiàn)。文件列表: MP3設計方案(基于atmel的at89c51sdnd1) ...................................
上傳時間： 2013-06-26
上傳用戶：anng
LT3474 是一款支持多種電源的降壓型 1ALED 驅動器，具有一個 4V 至 36V 的寬輸入電壓範圍，並可通過編程以高達 88% 的效率來輸送 35mA 至1A 的 LED 電流
上傳時間： 2013-11-09
上傳用戶：xhwst
摘要:自動計量分裝機是近幾年來廣泛使用的一種機器，它的控制系統(tǒng)是分裝機的核心部分。整個系統(tǒng)是由輸入電路、顯示電路及電氣控制電路等組成，并采用AT89C51單片機及串行外圍電路為主要部件:部分硬件功能采用軟件實現(xiàn)，使得該系統(tǒng)結構簡單，可靠性強，使用方便。該系統(tǒng)的主要功能包括參數(shù)設定、瞬時質量及分裝次數(shù)顯示、振蕩強度的連續(xù)調節(jié)、超差報警等。系統(tǒng)功能強大，同時還具有裝料、稱重、判別、顯示、統(tǒng)計、卸料控制等功能，在一定程度上滿足了生產的要求，是實現(xiàn)各種粉狀、顆粒狀物料的計量、分裝的專用分裝設備。下文將詳細介紹自動計量分裝機控制系統(tǒng)的系統(tǒng)功能、結構特點、設計方案、工作原理等。關健詞:自動計量分裝機 單片機 主控電路
標簽： 自動計量 分 控制系統(tǒng)
上傳時間： 2013-11-12
上傳用戶：1047385479
實用性低成本電子計價秤系統(tǒng)設計 介紹了一種基于AT89S52 單片機的電子計價秤的軟硬件設計方法。該系統(tǒng)采用雙積分電路替代現(xiàn)在價格昂貴的A/D芯片作為數(shù)據(jù)采集系統(tǒng)，同時采用一片LM324芯片設計模擬A/D，用以開機讀取蓄電池當前電壓值，判斷低電壓。該系統(tǒng)是由應變片式傳感器組成的全橋電路感應物料重量后轉換成與之成線性關系的電壓, 再通過雙積分電路、輸入AT89S52單片機進行處理, 且通過16 位LCD 液晶時時顯示。同時由語音報價電路實現(xiàn)單價以及總價和找零的語音報價。該電子計價秤硬件電路包括液晶驅動芯片HT1621B、 低電壓檢測電路、語音驅動電路等, 達到了高效、可靠、精確的電子計價秤的設計目的。
標簽： 電子計價秤 系統(tǒng)設計
上傳時間： 2013-12-18
上傳用戶：wxqman
三種方法讀取鍵值 使用者設計行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時產生一個外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個按鍵被按下。 本實驗採用中斷式實現(xiàn)使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應列的鍵被按下。否則掃描下一行。 反轉法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結構。按鍵按下將會使行列連成通路，這也是見的使用者鍵盤設計電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時間： 2013-11-12
上傳用戶：a673761058
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升 目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
本文將探討微控制器與 PSoC (可編程系統(tǒng)單晶片)在數(shù)位電視應用上的設計挑戰(zhàn)，並比較微控制器和 PSoC 架構在處理這些挑戰(zhàn)時的不同處，以有效地建置執(zhí)行。
上傳時間： 2013-11-22
上傳用戶：gengxiaochao
if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[mrp物料需求計算_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[mrp物料需求計算] DROP CONSTRAINT mrp物料需求計算_物料編號_fk GO if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[mrp物料需求計算結果_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[mrp物料需求計算結果] DROP CONSTRAINT mrp物料需求計算結果_物料編號_fk GO if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[mrp物料需求歷史_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[mrp物料需求歷史] DROP CONSTRAINT mrp物料需求歷史_物料編號_fk GO if exists (select * from dbo.sysobjects where id = object_id(N'[dbo].[物料清單_物料編號_fk]') and OBJECTPROPERTY(id, N'IsForeignKey') = 1) ALTER TABLE [dbo].[物料清單] DROP CONSTRAINT 物料清單_物料編號_fk
上傳時間： 2013-11-23
上傳用戶：wcl168881111111
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升 目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2015-01-02
上傳用戶：refent
一、執(zhí)行器概述 1、執(zhí)行器作用 執(zhí)行器接受調節(jié)器的指令信號，經(jīng)執(zhí)行機構將其轉換成相應的角位移或直線位移，去操縱調節(jié)機構，改變被控對象進、出的能量或物料，以實現(xiàn)過程的自動控制。 執(zhí)行器常常工作在高溫、高壓、深冷、強腐蝕、高粘度、易結晶、閃蒸、汽蝕、高壓差等狀態(tài)下，使用條件惡劣，因此，它是整個控制系統(tǒng)的薄弱環(huán)節(jié)。 2、執(zhí)行器結構與工作原理 3、執(zhí)行器種類二、QSTP智能電動調節(jié)閥簡介 2、執(zhí)行機構的結構組成 圖示是一個一體化的直行程電動執(zhí)行機構。它由相互隔離的電氣部分和齒輪傳動部分組成，電機作為連接兩個隔離部分的中間部件。電機按控制要求輸出轉矩，通過多級正齒輪傳遞到梯形絲桿上，梯形絲桿通過螺紋變換轉矩為推力。輸出軸止動環(huán)上連有一個旗桿，旗桿隨輸出軸同步運行，通過與旗桿連接的齒條板將輸出軸位移轉換成電信號，提供給智能控制板作為比較信號和閥位反饋輸出。
上傳時間： 2013-10-24
上傳用戶：wyc199288
