三相電壓不平衡度是衡量電網(wǎng)電能質(zhì)量的一個(gè)重要指標(biāo)。在三相系統(tǒng)中，引起電壓不平衡的主要原因是發(fā)電機(jī)的輸出電壓不平衡和負(fù)載不平衡兩方面，電壓不平衡比較嚴(yán)重時(shí)，會給系統(tǒng)帶來諸多危害。近年來，STATCOM因其動態(tài)響應(yīng)速度快，電流諧波含量小，裝置體積小等優(yōu)點(diǎn)，在電壓不平衡補(bǔ)償中的應(yīng)用越來越廣。 首先本文研究了基于IGCT的STATCOM主電路。為了獲得更高的輸出電壓，通常需要將IGCT串聯(lián)使用。然而在器件串聯(lián)使用時(shí)，由于其特性的差異會產(chǎn)生暫態(tài)電壓分配不均衡，導(dǎo)致個(gè)別器件上產(chǎn)生過電壓而威脅器件的安全，嚴(yán)重時(shí)會燒毀器件。因此需要采用均壓電路來保證串聯(lián)結(jié)構(gòu)中電壓的平均分配。本文重點(diǎn)對IGCT串聯(lián)均壓電路和緩沖電路進(jìn)行了設(shè)計(jì)，在分析串聯(lián)均壓電路的同時(shí)，計(jì)算了吸收電容和吸收電阻的取值范圍。而后，對緩沖電路進(jìn)行了Pspice仿真，通過仿真驗(yàn)證了均壓電路的工作效果。結(jié)果表明，吸收電容和吸收電阻的取值合適，能夠?qū)GCT的串聯(lián)運(yùn)行起到很好的保護(hù)作用。本文還對100Kvar/660VSTATCOM的主電路進(jìn)行了參數(shù)設(shè)計(jì)，對IGCT的型號和各主要元件進(jìn)行了選擇。 本文重點(diǎn)研究了不平衡系統(tǒng)中STATCOM的控制策略。建立了基于IGCT的STATCOM的數(shù)學(xué)模型；根據(jù)STATCOM的電流暫態(tài)模型，對電流電壓進(jìn)行序分解，并做D—Q坐標(biāo)變換，建立STATCOM在靜止坐標(biāo)系下的正、負(fù)序數(shù)學(xué)模型?；诮⒌呢?fù)序模型，研究STATCOM在不平衡情況下的控制策略，本文采用無差拍控制方法；根據(jù)實(shí)際補(bǔ)償時(shí)遇到的問題：收斂速度慢、依賴固定的負(fù)載模型、魯棒性差等，對無差拍控制方法進(jìn)行了優(yōu)化設(shè)計(jì)。該優(yōu)化方法在傳統(tǒng)無差拍的基礎(chǔ)上引入了參考電流觀測器和狀態(tài)觀測器；文中具體設(shè)計(jì)了這個(gè)改進(jìn)無差拍控制器和其相關(guān)電路。經(jīng)分析與仿真驗(yàn)證了本文提出的優(yōu)化控制方法，將該方法應(yīng)用于STATCOM不平衡補(bǔ)償器，取得了良好的不平衡補(bǔ)償性能、快速的動態(tài)響應(yīng)和良好的魯棒性。
上傳時(shí)間： 2013-06-05
上傳用戶：abc123456.
本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論，采用硬件描述語言完成了對各個(gè)控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計(jì)方式，把具有相同功能的邏輯電路集中到一個(gè)框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時(shí)序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個(gè)部分，文中對各個(gè)模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-05-20
上傳用戶：2525775
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國際先進(jìn)技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進(jìn)技術(shù)，填補(bǔ)我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們在設(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行?！ ”疚牡氖紫冉榻B了MIPS微處理器的特點(diǎn)，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們在實(shí)際的硬件平臺上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們在VEGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求?！ ?/p>
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號
本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論，采用硬件描述語言完成了對各個(gè)控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計(jì)方式，把具有相同功能的邏輯電路集中到一個(gè)框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時(shí)序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個(gè)部分，文中對各個(gè)模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-06-05
上傳用戶：金宜
繪制龐加萊截面圖,在相空間中適當(dāng)（要有利于觀察系統(tǒng)的運(yùn)動特征和變化，如截面不能與軌線相切，更不能包含軌線）選取一截面，在此截面上某一對共軛變量如x1和x.1取固定值，稱此截面為Poincare截面，相空間的連續(xù)軌跡與Poincare截面的交點(diǎn)成為截點(diǎn)。
上傳時(shí)間： 2015-06-01
上傳用戶：佳期如夢
在程序中由playfair(char *s,int length) 的實(shí)現(xiàn)加密和解密；解密原理與加密類似，只是加密過程的逆過程，它基于密文，采用同行取左邊，同列取下邊，其余取交叉的相反原理；在程序中用FLAG標(biāo)識區(qū)別，當(dāng)其值為1時(shí)，為加密過程；值為0時(shí)，為解密過程。
標(biāo)簽： playfair length char int
上傳時(shí)間： 2014-01-25
上傳用戶：busterman
模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容 Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數(shù)組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數(shù)字電源引腳VDD和數(shù)字地引腳VSS連接，構(gòu)成低通濾波電路，保證時(shí)鐘模塊的可靠供電。模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容 Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數(shù)組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數(shù)字電源引腳VDD和數(shù)字地引腳VSS連接，構(gòu)成低通濾波電路，保證時(shí)鐘模塊的可靠供電。
上傳時(shí)間： 2014-01-07
上傳用戶：ikemada
JAGA提供了各種類型的遺傳算法和遺傳編程的Java API接口，非常容易上手和使用，有很多容易使用的GA和GP的算子用于擴(kuò)展，同時(shí)有指南和例子
上傳時(shí)間： 2014-01-12
上傳用戶：ljmwh2000
繪制龐加萊截面圖 在相空間中適當(dāng)（要有利于觀察系統(tǒng)的運(yùn)動特征和變化，如截面不能與軌線相切，更不能包含軌線）選取一截面，在此截面上某一對共軛變量如x1和x.1取固定值，稱此截面為Poincare截面，相空間的連續(xù)軌跡與Poincare截面的交點(diǎn)成為截點(diǎn)。
上傳時(shí)間： 2013-12-12
上傳用戶：lhc9102
基于dsp的目標(biāo)跟蹤和檢測算法的研究和實(shí)現(xiàn)，研究了圖像跟蹤系統(tǒng)的基本工作原理，以及圖像跟蹤和相關(guān)匹配所使用的一些基本技術(shù)。詳細(xì)介紹了SUSAN算子在邊緣檢測和角點(diǎn)檢測方面的應(yīng)用。并基于SSCD相似性度量準(zhǔn)則提出了一個(gè)新的加權(quán)的SSCD準(zhǔn)則，并對幾種度量準(zhǔn)則進(jìn)行對比分析，最后在選取模板和模板更新上選用了多子模板的策略，這樣能更有效的減小部分遮擋和旋轉(zhuǎn)帶來的影響。
標(biāo)簽： dsp 目標(biāo)跟蹤 測算 法的研究
上傳時(shí)間： 2014-01-02
上傳用戶：zq70996813
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
