中大尺寸液晶電視AC-DC電源架構及最新LED背光方案
上傳時間： 2013-07-01
上傳用戶：liu_yuankang
LED調光－DMX512燈光協(xié)義接收控制.對做LED的DMX調光很幫助的
上傳時間： 2013-04-24
上傳用戶：米卡
發(fā)光二極體(Light Emitting Diode, LED)為半導體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點之新世代照明光源。目前LED已開始應用於液晶顯示
上傳時間： 2013-04-24
上傳用戶：王慶才
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g.它主要應用于網(wǎng)絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術發(fā)展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網(wǎng)的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術的核心部分--轉換器子系統(tǒng)的設計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術特點和傳輸要求,提出并設計了用VSR技術實現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術移植到萬兆以太網(wǎng)上,實現(xiàn)低成本、構建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網(wǎng)的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
康華光第五版模電答案，很全的啊，每個章節(jié)都有詳細的講解
標簽： 模電
上傳時間： 2013-07-06
上傳用戶：qqiang2006
TLP521光耦和2sc2120三極管，IRF9140組成的驅動電路
上傳時間： 2013-07-07
上傳用戶：西伯利亞
LED照明已確然成為一項主流技術。該項技術正日臻成熟，標志之一就是大量LED照明標準和規(guī)范的陸續(xù)出臺。嚴格的效率要求已存在相當一段時間了，今后仍將不斷提高。但近段時間，LED照明設計師的工作卻更為棘手了，因為要同時滿足以下兩項要求：既要用針對白熾燈的調光器來實現(xiàn)調光控制功能，又要實現(xiàn)高功率因數(shù)性能。
上傳時間： 2013-05-27
上傳用戶：cknck
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關鍵技術和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關注于邊緣節(jié)點核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡的背景、架構，分析了LOBS網(wǎng)絡的關鍵技術，然后介紹了本論文后續(xù)章節(jié)研究的主要內容。 第二章介紹了LOBS邊緣節(jié)點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。 第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設計，鏈路層功能包括了協(xié)議原語設計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設計，流量控制機制設計，協(xié)議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
介紹了線性模擬光耦器件HCNR201的基本原理；闡述了利用該芯片對電壓量進行隔離測量的測試原理以及硬件電路；給出了試驗數(shù)據(jù)以及數(shù)據(jù)處理結果；證明了改種測試方法的準確性。關鍵詞:HCNR
上傳時間： 2013-07-28
上傳用戶：pompey
