隨著技術的飛速發(fā)展,電力電子裝置如變頻設備、變流設備等容量日益擴大,數(shù)量日益增多,使得電網中的諧波污染日益嚴重,給電力系統(tǒng)和各類用電設備帶來危害,輕則增加能耗,縮短設備使用壽命,重則造成用電事故,影響安全生產.電力系統(tǒng)中的諧波問題早在20世紀20年代就引起了人們的注意.近年來,產生諧波的設備類型及數(shù)量均已劇增,并將繼續(xù)增長,諧波造成的危害也日趨嚴重.該論文分析比較了傳統(tǒng)測量諧波裝置和基于FPGA的新型諧波測量儀器的特性.分析了基于FFT的諧波測量方法,綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應用情況,并介紹了一種主流硬件描述語言Verilog HDL的語法及其具體應用.分析了高速數(shù)字信號系統(tǒng)的信號完整性問題,提出了使用FPGA實現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點.分析了使用實時操作系統(tǒng)進行復雜嵌入式系統(tǒng)軟件開發(fā)的優(yōu)缺點,并在該系統(tǒng)軟件開發(fā)中成功移植應用了實時操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內存管理方式.研究了使用FPGA實現(xiàn)FFT算法的優(yōu)缺點,對比分析了主要硬件實現(xiàn)架構的性能和優(yōu)缺點,提出了一種基于浮點數(shù)的FFT算法FPGA實現(xiàn)架構,詳細設計了基于浮點數(shù)的硬件乘法器和加法器.該設計架構運行穩(wěn)定,計算速度快捷.并通過實際仿真驗證了該設計的正確性和優(yōu)越性.最終通過以上工作設計實現(xiàn)了一種新型的基于FPGA的諧波測量儀,該儀器的變送單元和采樣單元通過實際型式試驗檢驗,符合設計要求.該儀器的FPGA單元通過系統(tǒng)仿真,符合設計要求.
標簽：
FPGA
諧波分析儀
上傳時間：
2013-04-24
上傳用戶：diertiantang
隨著信息產業(yè)的不斷發(fā)展,人們對數(shù)據傳輸速率要求越來越高,從而對數(shù)據發(fā)送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數(shù)據信號中提取同步信息,并進而將數(shù)據正確的恢復出來。而數(shù)據恢復電路是光纖通信和其他許多類似數(shù)字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數(shù)據恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構?；凇斑^采樣”的數(shù)據恢復方法的關鍵是過采樣,即通過引入參考時鐘,并增加時鐘源個數(shù)的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數(shù)據恢復方法相比,基于“過采樣”的數(shù)據恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數(shù)字的方法實現(xiàn),實現(xiàn)更簡單,成本更低,并且這是一種數(shù)字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現(xiàn)622.08Mb/s甚至更高速率的數(shù)據恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數(shù)據恢復電路的基本原理,通過全數(shù)字的設計方法,給出了在低成本可編程器件FPGA上實現(xiàn)數(shù)據恢復電路兩種不同的過采樣的實現(xiàn)方案,即基于時鐘延遲的過采樣和基于數(shù)據延遲的過采樣?；跁r鐘延遲的過采樣數(shù)據恢復電路方案,通過測試驗證,其最高恢復的數(shù)據傳輸率可達到640Mb/s。測試結果表明,采用該方案實現(xiàn)的時鐘恢復電路可工作在光纖通信系統(tǒng)STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。
標簽：
FPGA
光接收機
數(shù)據恢復
電路
上傳時間：
2013-04-24
上傳用戶：axxsa
