verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
S3C6410 線路設(shè)計(jì)時(shí)一定要參考的文件,尤其是DDR Layout guide一定要看.以免開發(fā)出的板子不能動(dòng).
標(biāo)簽： S3C6410 Layout guide DDR
上傳時(shí)間： 2017-05-01
上傳用戶：lacsx
這是一個(gè)修改Oreilly Java 網(wǎng)路程式設(shè)計(jì)範(fàn)例的程式 主要是將裡面的一個(gè)小程式加上視窗管理者介面方便使用 使用環(huán)境： 需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設(shè)定OK，在windows直接點(diǎn)選執(zhí)行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標(biāo)簽： JAVA_HOME Oreilly Java path
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
網(wǎng)際網(wǎng)路socket程式設(shè)計(jì)之聊天程式,Client端,編譯環(huán)境：Bloodshed Dev-C++ 4.9.9.2
標(biāo)簽： Bloodshed socket Client Dev-C
上傳時(shí)間： 2014-01-22
上傳用戶：hanli8870
設(shè)計(jì)一個(gè)比例控制器去對(duì)閉迴路轉(zhuǎn)移函數(shù)做控制。
標(biāo)簽： 比例 控制器 控制
上傳時(shí)間： 2015-05-08
上傳用戶：拔絲土豆
DelphiPackage實(shí)用集錦 動(dòng)態(tài)數(shù)據(jù)模組 設(shè)計(jì)模式重整技術(shù)運(yùn)用實(shí)例 以DelphiPackage架構(gòu)多人開發(fā)應(yīng)用程式環(huán)境
標(biāo)簽： DelphiPackage 集錦 動(dòng)態(tài)數(shù)據(jù) 模組
上傳時(shí)間： 2014-11-22
上傳用戶：GHF
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳用戶：cxl274287265
MFC 視窗程式設(shè)計(jì),視窗作業(yè)環(huán)境經(jīng)多年試鍊，視窗應(yīng)用程式於架構(gòu)上已然出現(xiàn)了明顯的分類； 即便是架構(gòu)不同，其間也存在著諸多共同點(diǎn)，例如：它們通常的都需要有功能表、 工具列等控制元件的設(shè)計(jì)，需要有用來(lái)動(dòng)態(tài)管理資料的矩陣（arrays）、表列（lists） 等物件類別。
標(biāo)簽： MFC 程式
上傳時(shí)間： 2016-12-30
上傳用戶：lixinxiang
用於相位法激光測(cè)距的電路系統(tǒng)設(shè)計(jì)----
標(biāo)簽： 相位法 激光 系統(tǒng)
上傳時(shí)間： 2017-04-21
上傳用戶：dave520l
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
