1. I2C總線驅動程序(用兩個普通IO模擬I2C總線) 2.包括100Khz(T=10us)的標準模式(慢速模式)選擇， 3. 和400Khz(T=2.5us)的快速模式選擇，
上傳時間： 2014-01-18
上傳用戶：liansi
國標類相關專輯 313冊 701MGB-T 2470-1995 電子設備用固定電阻器、固定電容器型號命名方法.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 12560-1990 半導體器件 分立器件分規(guī)范 (可供認證用).pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 2473-1981 電子設備用矩形金屬外殼電容器外形尺寸系列.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 13703-1992 信息處理 信息交換用軟磁盤盤卷和文卷結構.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 15158-1994 音響設備用連接器系列和品種.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
該文檔為用Matlab進行系統(tǒng)函數H(s)仿真概述文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： matlab
上傳時間： 2021-12-29
上傳用戶：
ITU-T的H.323標準[1規(guī)定了如何在沒有QoS保證的分組網上實現多媒體通信的具體技術要求和規(guī)程，它為在IP網絡上進行聲音、視頻和數據通信建立了基礎。因為，目前IP網絡不能完全滿足會議系統(tǒng)所要求的多點對多點通信控制功能，需要有多點控制單元MCU處理多點視聽信號的分配、切換和管理。在Internet迅速發(fā)展和PC極為普及且性能較高的背景下，基于PC和IP網絡的桌面型視頻會議將有較好的應用前景。整個系統(tǒng)包括：終端、網關、網守和MCU，都是基于PC和Windows系統(tǒng)用VC+ +實現的。1 MCU的總體設計MCU支持同時舉行多個會議，會議的個數沒有限制，每個會議可以接入多個終端。MCU可接入終端的數量理論上只限制于Windows操作系統(tǒng)下可使用的SOCKET端口的數量，實際上主要的限制在于MCU接入的網絡帶寬和MCU主機的處理能力如CPU、內存等。
標簽： mcu
上傳時間： 2022-06-26
上傳用戶：wangshoupeng199
H．264/AVC規(guī)范是由國際電聯(lián)(ITU-T)和國際標準化組織(ISO)聯(lián)合制定的新一代視頻編解碼標準。它具有如下四個特點：低碼流，和MPEG2等壓縮技術相比，在同等圖像質量下，采用H.264技術壓縮后的數據量只有MPEG2的1/8；高圖象質量，復雜的算法保證了低碼流條件下圖像仍能保留豐富的細節(jié)；容錯能力強，提供了解決在不穩(wěn)定網絡環(huán)境下容易發(fā)生的丟包等錯誤的必要工具；網絡適應性強，提供了網絡適應層，數據能在不同網絡上傳輸。但由此帶來的代價是復雜度極高的編碼過程，尤其是在嵌入式系統(tǒng)中實現具有很大的挑戰(zhàn)性。 本文主要介紹了基于H.264標準的開源代碼T264向DM642平臺的移植和優(yōu)化。優(yōu)化綜合運用了上層和底層的實現方法實現。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數等，其特點是簡便易行，效果良好；底層的實現方法例如使用DM642特有的內聯(lián)函數，用線性匯編的方式實現算法等，特點是提高了代碼運行的并行性，但需要對DM642和H.264有很深刻的理解。 目前本設計已成功完成H.264.算法在DM642開發(fā)板上的運行，壓縮QCIF格式視頻的速度隨圖像復雜度的不同達到了35-50幀每秒。此后本設計還繼續(xù)使用優(yōu)化后的編碼器實現了監(jiān)控用視頻服務器的原型，使得攝像頭采集的視頻數據在DM642開發(fā)板上壓縮后傳輸至PC機，且能夠在PC端用配套的程序成功解碼并播放。
上傳時間： 2013-06-23
上傳用戶：qqiang2006
H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優(yōu)異的壓縮性能和極好的網絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現，FPGA可重復使用，設計修改靈活，片內資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標實現部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內外的研究動態(tài)，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現，并在Altera的軟件和開發(fā)板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
