蜜臀av性久久久久蜜臀aⅴ,国产视频自拍一区,在线视频欧美一区

用戶(hù)終端

基于H264的視頻壓縮算法在DM642上的實現(xiàn).rar

H．264/AVC規(guī)范是由國際電聯(lián)(ITU-T)和國際標準化組織(ISO)聯(lián)合制定的新一代視頻編解碼標準。它具有如下四個特點：低碼流，和MPEG2等壓縮技術相比，在同等圖像質量下，采用H.264技術壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質量，復雜的算法保證了低碼流條件下圖像仍能保留豐富的細節(jié)；容錯能力強，提供了解決在不穩(wěn)定網(wǎng)絡環(huán)境下容易發(fā)生的丟包等錯誤的必要工具；網(wǎng)絡適應性強，提供了網(wǎng)絡適應層，數(shù)據(jù)能在不同網(wǎng)絡上傳輸。但由此帶來的代價是復雜度極高的編碼過程，尤其是在嵌入式系統(tǒng)中實現(xiàn)具有很大的挑戰(zhàn)性。本文主要介紹了基于H.264標準的開源代碼T264向DM642平臺的移植和優(yōu)化。優(yōu)化綜合運用了上層和底層的實現(xiàn)方法實現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點是簡便易行，效果良好；底層的實現(xiàn)方法例如使用DM642特有的內聯(lián)函數(shù)，用線性匯編的方式實現(xiàn)算法等，特點是提高了代碼運行的并行性，但需要對DM642和H.264有很深刻的理解。目前本設計已成功完成H.264.算法在DM642開發(fā)板上的運行，壓縮QCIF格式視頻的速度隨圖像復雜度的不同達到了35-50幀每秒。此后本設計還繼續(xù)使用優(yōu)化后的編碼器實現(xiàn)了監(jiān)控用視頻服務器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開發(fā)板上壓縮后傳輸至PC機，且能夠在PC端用配套的程序成功解碼并播放。

標簽： H264 642 DM

上傳時間： 2013-06-23

上傳用戶：qqiang2006
基于FPGA的H264編碼器的硬件的實現(xiàn).rar

對于H.264視頻編碼系統(tǒng)，雖然單純用軟件也可以實現(xiàn)整個編碼過程，但是由于整個編碼系統(tǒng)的算法復雜度很高，里面又有大量的數(shù)學運算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統(tǒng)的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現(xiàn)。本文正是基于上述的想法，通過使用FPGA豐富的內部資源來實現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉換為ITU656格式的數(shù)字視頻數(shù)據(jù)，然后由FPGA讀取并進行預測、變換和編碼，最后將編碼生成的碼流通過USB接口發(fā)送到PC端進行解碼和顯示。

標簽： FPGA H264 編碼器

上傳時間： 2013-06-30

上傳用戶：hehuaiyu
用FPGA實現(xiàn)直接序列擴頻通信.rar

擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數(shù)據(jù)。擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發(fā)出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規(guī)劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統(tǒng)和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設計了相應的硬件電路。該系統(tǒng)的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進行了相關測試，完成了預定的功能。

標簽： FPGA 直接序列擴頻通信

上傳時間： 2013-07-26

上傳用戶：15679277906
基于FPGA的H.264變換量化、去方塊濾波研究及設計.rar

H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。本文主要從算法研究和硬件實現(xiàn)兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實現(xiàn)。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現(xiàn)，F(xiàn)PGA可重復使用，設計修改靈活，片內資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標實現(xiàn)部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內外的研究動態(tài)，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設計和實現(xiàn)，并在Altera的軟件和開發(fā)板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。

標簽： FPGA 264 變換

上傳時間： 2013-04-24

上傳用戶：lanjisu111
基于DSP與FPGA的兩相混合式步進電機細分驅動的實現(xiàn).rar

在步進電機驅動方式中，效果最好的是細分驅動，當今高端的步進電機驅動器基本都采用這種技術。步進電機的細分驅動技術是一門綜合了數(shù)字化技術、集成控制技術和計算機技術的新技術，被廣泛應用于工業(yè)、科研、通訊、天文等領域。本文設計了一種基于DSP以及FPGA的兩相混合式步進電機SPWM(正弦脈寬調制)波細分驅動系統(tǒng)。在DSP系統(tǒng)中采用TMS320I．F2407A微控制器作為核心控制器件，用軟件產生SPWM波；在FPGA系統(tǒng)中采用FPGA芯片，通過VerilogHDL語言，實現(xiàn)了SPWM波；在功率驅動級電路上采用雙極性H橋的驅動方式。最終實現(xiàn)了對兩相混合式步進電機SPWM波細分驅動，大大提高了步進電機的運轉性能。本文介紹了兩相混合式步進電機的工作原理、控制原理以及細分驅動的基本原理。通過對恒轉矩細分驅動的分析，提出了兩相混合式步進電機SPWM波細分驅動的方案，并給出了SPWM波產生的數(shù)學模型。最后，對步進電機的SPWM波細分驅動系統(tǒng)進行了實驗測量，給出了實驗結果。實驗的結果表明，設計的基于DSP與FPGA的SPWM波細分驅動系統(tǒng)可以很好地克服電機低頻振蕩的問題，提高電機在中、低速運行的性能。電機的掃描范圍與理論值基本接近；微步距在誤差允許的范圍內也基本可以滿足要求。

標簽： FPGA DSP 步進電機

上傳時間： 2013-04-24

上傳用戶：WANGLIANPO
用FPGA實現(xiàn)“共軛變換”圖像處理方法

近年來微光、紅外、X光圖像傳感器在軍事、科研、工農業(yè)生產、醫(yī)療衛(wèi)生等領域的應用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對圖像進行適當?shù)奶幚恚缘玫竭m合人眼觀察或機器識別的圖像。因此，市場急需大量高效的實時圖像處理器能夠在傳感器后端對這類圖像進行處理。而FPGA的出現(xiàn)，恰恰解決了這個問題。近十年來，隨著FPGA(現(xiàn)場可編程門陣列)技術的突飛猛進，F(xiàn)PGA也逐漸進入數(shù)字信號處理領域，尤其在實時圖像處理方面。Xilinx的研究表明，在2000年主要用于DSP應用的FPGA的發(fā)貨量，增長了50％；而常規(guī)的DSP大約增長了40％。由于FPGA可無比擬的并行處理能力，使得FPGA在圖像處理領域的應用持續(xù)上升，國內外，越來越多的實時圖像處理應用都轉向了FPGA平臺。與PDSP相比，F(xiàn)PGA將在未來統(tǒng)治更多前端(如傳感器)應用，而PDSP將會側重于復雜算法的應用領域。可以說，F(xiàn)PGA是數(shù)字信號處理的一次重大變革。算法是圖像處理應用的靈魂，是硬件得以發(fā)揮其強大功能的根本。”共軛變換”圖像處理方法是一種新型的圖像處理算法，由鄭智捷博士上個世紀90年代初提出。這種算法使用基元形狀(meta-shape)技術，而這種技術的特征正好具備幾何與拓撲的雙重特性，使得大量不同的基于形態(tài)的灰度圖像處理濾波器可用這種方法實現(xiàn)。該種算法在空域進行圖像處理，無需進行大量復雜的算術運算，算法簡單、快速、高效，易于硬件實現(xiàn)。通過十多年來的實驗與實踐證明，在微光圖像，紅外圖像，X光圖像處理領域，”共軛變換”圖像處理方法確實有其獨特的優(yōu)異性能。本篇論文就針對”共軛變換”圖像處理方法在微光圖像處理領域的應用，就如何在FPGA上實現(xiàn)”共軛變換”圖像處理方法展開研究。首先在Matlab環(huán)境下，對常用的圖像增強算法和”共軛變換”圖像處理方法進行了比較，并且在設計制作“FPGA視頻處理開發(fā)平臺”的基礎上，用VHDL實現(xiàn)了”共軛變換”圖像處理方法的基本內核并進行了算法的硬件實現(xiàn)與效果驗證。此外，本文還詳細地討論了視頻流的采集及其編碼解碼問題以及I2C總線的FPGA實現(xiàn)。

標簽： FPGA 共軛變換圖像處理方法

上傳時間： 2013-04-24

上傳用戶：CHENKAI
H.264解碼算法優(yōu)化及在ARM上的移植

在信息化發(fā)展的當前，音視頻等多媒體作為信息的載體，在社會生活的各個領域，起著越來越重要的作用。數(shù)字視頻的海量性成為阻礙其應用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標準，以其高性能的壓縮效率，成為備受關注的焦點和研究問題。H．264通過運動估計/運動補償（MP/MC）消除視頻時間冗余，對差值圖像進行離散余弦變換（DCT）消除空間冗余，對量化后的系數(shù)進行可變長編碼（VLC）消除統(tǒng)計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡即將商用的推動，H．264以其優(yōu)秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設備都具有廣闊的應用前景。但H．264在提升壓縮性能的同時付出的代價是算法復雜度的成倍增加，實際應用中人們對視頻解碼的實時性要求嚴格，已出現(xiàn)的對應算法代碼多基于PC通用處理器實現(xiàn)，而嵌入式設備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標準對應算法進行優(yōu)化移植，才能滿足實際應用的需求。本文在對H．264標準及其新特性進行詳細介紹后，重點研究了在解碼端如何針對解碼耗時較多的模塊進行改進，然后將算法移植到ARM平臺，并針對平臺特點作出相應優(yōu)化，最后完成解碼圖象顯示，并給出了測試結果。本文主要完成的工作如下：詳細分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運算及去塊濾波模塊，提出了對應的改進算法并在H．264的參考軟件JM86上進行了實現(xiàn)，PC測試實驗證明了算法改進的優(yōu)越性和運算優(yōu)化的可行性。最后針對ARM平臺，在對程序結構和對應代碼進行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結果與性能做出了評價。

標簽： 264 ARM 解碼算法優(yōu)化

上傳時間： 2013-06-04

上傳用戶：shijiang
基于ARMDSP的視頻處理系統(tǒng)設計與實現(xiàn)

現(xiàn)代信息技術的迅猛發(fā)展和人們生活質量的提高，使得視頻處理方面的研究與應用，尤其是實時圖像處理受到了廣泛關注。近年來，DSP技術的不斷發(fā)展，將數(shù)字信號處理領域的理論研究成果應用到實際系統(tǒng)中，并推動了新理論和應用的發(fā)展，對視頻處理等領域的技術發(fā)展起到了十分重要的作用。同時，隨著網(wǎng)絡、移動通訊和多媒體技術的飛速發(fā)展，嵌入式系統(tǒng)也得到更加廣泛的應用。本文分析了嵌入式系統(tǒng)、DSP技術、以及視頻處理系統(tǒng)等領域的最近發(fā)展現(xiàn)狀，結合本實驗室在嵌入式開發(fā)、H.264.圖像編解碼、DSP技術三個方面的研究成果和實際開發(fā)經驗，提出了采用TIC6000系列的TMS320DM642和ARM(S3C2410)為主體的硬件系統(tǒng)架構，設計了一種基于ARM+DSP的嵌入式視頻處理系統(tǒng)。該系統(tǒng)將專門用于視頻圖像處理的DSP與在通訊和實時控制方面具有獨特優(yōu)勢的ARM處理器結合起來，為嵌入式實時環(huán)境下一些復雜算法的實現(xiàn)問題開辟了新的途徑。文中首先介紹了系統(tǒng)的相關技術及標準，包括控制端用到的ARM技術和處理端的DSP技術及核心處理算法H.264編碼原理，給出了系統(tǒng)的整體架構及設計思路。整個系統(tǒng)分控制端和處理端以及兩者之間的通信三個部分，控制端主要由一個最小系統(tǒng)、LCD及觸摸屏和矩陣鍵盤構成，在ARM上移植了Linux操作系統(tǒng)，并在其上編寫了外設驅動。處理端包括視頻輸入、輸出模塊、存儲模塊、網(wǎng)絡傳輸模塊，移植了基于基本檔次的T264代碼到DM642中，并進行了優(yōu)化，完成了視頻信號的采集和回顯程序的編寫，并將采集、處理、回顯三個進程加入到BIOS中，實現(xiàn)了處理端的功能。兩者通信采用HPI16模式的通信方式。最后，就系統(tǒng)的性能進行了測試，給出了測試效果圖，并對結果進行了詳細分析。在文章的最后，總結了課題研究所取得的成果及其不足之處；給出了系統(tǒng)進一步研究和改進的思路。嵌入式是未來發(fā)展的主流，隨著本系統(tǒng)的進一步完善，必將具有更加廣闊的應用前景。

標簽： ARMDSP 視頻處理系統(tǒng)設計

上傳時間： 2013-04-24

上傳用戶：wc412467303
H.264編碼解碼器源碼(c語言).zip

可以用H.264編碼解碼器源碼(c語言)

標簽： 264 zip 編碼解碼器源碼

上傳時間： 2013-07-08

上傳用戶：wmwai1314
基于H.264的網(wǎng)絡視頻監(jiān)控的FPGA實現(xiàn)研究

隨著科學技術的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網(wǎng)絡傳輸控制技術實現(xiàn)網(wǎng)絡視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學術意義與實用意義，本課題所設計的網(wǎng)絡視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網(wǎng)絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡。PC機客戶端可通過網(wǎng)絡對服務器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況，在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統(tǒng)，闡述了雙軟核設計中定制連接、內存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現(xiàn)是本文的重點。文中首先分析H．264．標準，規(guī)劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設計了網(wǎng)絡傳輸?shù)拇a流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網(wǎng)絡進行聯(lián)合調試，構建完整的網(wǎng)絡視頻監(jiān)控系統(tǒng)，實驗結果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。

標簽： FPGA 264 網(wǎng)絡視頻監(jiān)控實現(xiàn)研究

上傳時間： 2013-08-03

上傳用戶：88mao