使用VHDL設(shè)計一個適用於ETSI OFDM的時間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
用來設(shè)定中斷TIMER0把計算出來的秒數(shù)輸出
標(biāo)簽： TIMER0
上傳時間： 2015-11-08
上傳用戶：ddddddos
JPEG的硬體設(shè)計採用的是VHDL設(shè)計,有源碼
標(biāo)簽： JPEG VHDL 有源
上傳時間： 2016-01-18
上傳用戶：agent
TFT設(shè)計原理應(yīng)用設(shè)計
標(biāo)簽： TFT
上傳時間： 2014-01-13
上傳用戶：c12228
FPGA可促進嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
verilog除頻器可用於編碼段運用可以穩(wěn)定電路設(shè)計
標(biāo)簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
DSP系統(tǒng)設(shè)計和BIOS編程及應(yīng)用實例-書籍光碟範(fàn)例-第5章
標(biāo)簽： BIOS DSP 系統(tǒng)
上傳時間： 2016-08-28
上傳用戶：fredguo
DSP系統(tǒng)設(shè)計和BIOS編程及應(yīng)用實例-書籍光碟範(fàn)例-第7章
上傳時間： 2014-01-04
上傳用戶：qq21508895
DSP系統(tǒng)設(shè)計和BIOS編程及應(yīng)用實例-書籍光碟範(fàn)例-第8章
上傳時間： 2013-12-01
上傳用戶：zhaoq123
DSP系統(tǒng)設(shè)計和BIOS編程及應(yīng)用實例-書籍光碟範(fàn)例-第9章
上傳時間： 2013-12-30
上傳用戶：三人用菜
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
