用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點(diǎn)的fft代碼...
用電設(shè)備技術(shù)資料
?? 資源總數(shù)：51247
?? 技術(shù)文檔：1
?? 源代碼：59705
探索用電設(shè)備的廣闊世界，這里匯集了51247個精選資源，涵蓋從家用電器到工業(yè)自動化系統(tǒng)的關(guān)鍵技術(shù)。無論您是專注于電源管理、電機(jī)控制還是智能電網(wǎng)解決方案，都能在這里找到寶貴的設(shè)計實例與理論支持。深入研究高效能轉(zhuǎn)換器設(shè)計、安全標(biāo)準(zhǔn)解讀以及最新物聯(lián)網(wǎng)集成趨勢，助力您的項目實現(xiàn)更高能效與可靠性。加入我們，開啟一段充滿創(chuàng)新與挑戰(zhàn)的學(xué)習(xí)之旅！
?? 用電設(shè)備熱門資料
查看全部51247個資源 ?用fpga實現(xiàn)的DA轉(zhuǎn)換器
用fpga實現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for ...
用CPLD實現(xiàn)DSP與PLX9054之間的連接
用CPLD實現(xiàn)DSP與PLX9054之間的連接...
用FPGA實現(xiàn)大型設(shè)計時
用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運(yùn)行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進(jìn)行布線...
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學(xué)習(xí)arm和FPGA開發(fā)有幫助。...
?? 用電設(shè)備技術(shù)文檔
查看更多 ??? 用電設(shè)備源代碼
查看更多 ??? 用電設(shè)備資料分類