PWM(脈沖寬度調(diào)制)是一種利用數(shù)字信號(hào)來(lái)控制模擬電路的控制技術(shù),廣泛應(yīng)用于電源、電機(jī)、伺服系統(tǒng)、通信系統(tǒng)、電子控制器、功率控制等電力電子設(shè)備。PWM技術(shù)在逆變電路中的應(yīng)用最為廣泛,也是變頻技術(shù)的核心,同時(shí)在機(jī)床,液壓位置控制系統(tǒng)等機(jī)械裝置中也發(fā)揮著重要的作用。PWM技術(shù)已經(jīng)成為控制領(lǐng)域的一個(gè)熱點(diǎn),因此研究PWM發(fā)生器對(duì)于基礎(chǔ)理論的發(fā)展和技術(shù)的改進(jìn)都有十分重要的意義。 論文研究的主要內(nèi)容是用任意波形作為調(diào)制信號(hào)通過(guò)特定的方法來(lái)產(chǎn)生所需要的PWM波形,任意波形的合成和PWM波形的生成是兩個(gè)主要任務(wù)。任意波形的合成是課題設(shè)計(jì)的一個(gè)難點(diǎn),也是影響系統(tǒng)性能的關(guān)鍵因素之一。論文中波形合成采用直接數(shù)字頻率合成(DDS)技術(shù)來(lái)實(shí)現(xiàn)。DDS技術(shù)以相位為地址,通過(guò)查找離散幅度數(shù)據(jù)進(jìn)行波形合成,具有輸出波形相位變化連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快的優(yōu)點(diǎn),而且通過(guò)設(shè)置控制字可靈活方便地改變輸出頻率,是目前波形合成的主流方法。 實(shí)現(xiàn)PWM發(fā)生器的設(shè)計(jì)方法有多種。在綜合比較了單片機(jī)、DSP、ARM等常用開發(fā)工具特點(diǎn)的基礎(chǔ)上,本文提出了一種以可編程邏輯器件(PLD)為主體,單片機(jī)輔助配合的設(shè)計(jì)方法。隨著計(jì)算機(jī)技術(shù)和微電了技術(shù)的迅速發(fā)展,可編程邏輯器件的集成度和容量越來(lái)越大,基于PLD的設(shè)計(jì)方法正逐步成為一種主流于段,是近些年來(lái)電子系統(tǒng)設(shè)計(jì)的一個(gè)熱點(diǎn)。整個(gè)系統(tǒng)分為模擬波形產(chǎn)生、單片機(jī)控制電路、FPGA內(nèi)部功能模塊三大部分。FPGA部分的設(shè)計(jì)是以Altera公司的Quartus Ⅱ軟件為開發(fā)平臺(tái),采用VHDL語(yǔ)言為主要輸入手段來(lái)完成內(nèi)部各功能模塊的設(shè)計(jì)輸入、編譯、仿真等調(diào)試工作,目標(biāo)載體選用性價(jià)比比較高的Altera公司的CycloneⅡ系列的器件;單片機(jī)控制電路主要負(fù)責(zé)控制字的設(shè)置和顯示,波形數(shù)據(jù)的接受與發(fā)送;用MATLAB軟件完成仟意波形的繪制和模擬任務(wù)。 論文共分五章,詳細(xì)介紹了課題的背景、PWM發(fā)生器的發(fā)展和應(yīng)用以及選題的目的和意義等,論述了系統(tǒng)設(shè)計(jì)方案的可行性,對(duì)外圍電路和FPAG內(nèi)部功能模塊的設(shè)計(jì)方法進(jìn)行了具體說(shuō)明,并對(duì)仿真結(jié)果、系統(tǒng)的性能、存在的問(wèn)題和改進(jìn)方法等進(jìn)行了分析和闡述。整個(gè)設(shè)計(jì)滿足PWM發(fā)生器的任務(wù)和功能要求,設(shè)計(jì)方法可行。
上傳時(shí)間: 2013-06-03
上傳用戶:a155166
FPGA是一種可通過(guò)用戶編程來(lái)實(shí)現(xiàn)各種數(shù)字電路的集成電路器件。用FPGA設(shè)計(jì)數(shù)字系統(tǒng)有設(shè)計(jì)靈活、低成本,低風(fēng)險(xiǎn)、面市時(shí)間短等好處。本課題在結(jié)合國(guó)際上FPGA器件方面的各種研究成果基礎(chǔ)上,對(duì)FPGA器件結(jié)構(gòu)進(jìn)行了深入的探討,重點(diǎn)對(duì)FPGA的互連結(jié)構(gòu)進(jìn)行了分析與優(yōu)化。FPGA器件速度和面積上相對(duì)于ASIC電路的不足很大程度上是由可編程布線結(jié)構(gòu)造成的,F(xiàn)PGA一般用大量的可編程傳輸管開關(guān)和通用互連線段實(shí)現(xiàn)門器件的連接,而全定制電路中僅用簡(jiǎn)單的金屬線實(shí)現(xiàn),傳輸管開關(guān)帶來(lái)很大的電阻和電容參數(shù),因而速度要慢于后者。這也說(shuō)明,通過(guò)優(yōu)化可編程連接方式和布線結(jié)構(gòu),可大大改善電路的性能。本文研究了基于SRAM編程技術(shù)的FPGA器件中邏輯模塊、互連資源等對(duì)FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構(gòu)架后,首先對(duì)開關(guān)矩陣進(jìn)行了研究,結(jié)合Wilton開關(guān)矩陣和Disioint開關(guān)矩陣的特點(diǎn),得到一個(gè)連接更加靈活的開關(guān)矩陣,提高了FPGA器件的可布線性,接著本課題中又對(duì)通用互連線長(zhǎng)度、通用互連線間的連接方式和布線通道的寬度等進(jìn)行了探討,并針對(duì)本課題中的FPGA器件,得出了一套適合于中小規(guī)模邏輯器件的通用互連資源結(jié)構(gòu),仿真顯示新的互連方案有較好的速度和面積性能,在互連資源的面積和性能上達(dá)到一個(gè)很好的折中。 接下來(lái)課題中對(duì)FPGA電路的可編程邏輯資源進(jìn)行了研究,得到了一種邏輯規(guī)模適中的粗粒度邏輯塊簇,該邏輯塊簇采用類似Xilinx 公司的FPGA產(chǎn)品的LUT加觸發(fā)器結(jié)構(gòu),使邏輯塊簇內(nèi)部基本邏輯單元的聯(lián)系更加緊密,提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數(shù)目的確定和分布式SRAM結(jié)構(gòu)中編程電路結(jié)構(gòu)的設(shè)計(jì),并簡(jiǎn)單介紹了SRAM單元的晶體管級(jí)設(shè)計(jì)原理。最后,在對(duì)FPGA構(gòu)架研究基礎(chǔ)上,完成了一款FPGA電路的設(shè)計(jì)并設(shè)計(jì)了相應(yīng)的電路測(cè)試方案,該課題結(jié)合CETC58研究所的一個(gè)重要項(xiàng)目進(jìn)行,目前已成功通過(guò)CSMC0.6μm 2P2M工藝成功流片,測(cè)試結(jié)果顯示其完全達(dá)到了預(yù)期的性能。
標(biāo)簽: SRAM FPGA 器件設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:6546544
8051處理器自誕生起近30年來(lái),一直都是嵌入式應(yīng)用的主流處理器,不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性,可讓開發(fā)者自行定義部分指令,量身訂制所需的功能模塊和外設(shè)接口,而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇,可讓設(shè)計(jì)人員各取所需,實(shí)現(xiàn)更高性價(jià)比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場(chǎng),因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅(qū)動(dòng)器等,越來(lái)越多地應(yīng)用于計(jì)算機(jī)及自動(dòng)控制系統(tǒng)中。因此,本論文的根本目的就是針對(duì)如何在8051內(nèi)核上擴(kuò)展I2C外設(shè)接口進(jìn)行較深入的研究。 本課題項(xiàng)目采用可編程技術(shù)來(lái)開發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容,我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗(yàn),發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢(shì),較快地完成設(shè)計(jì)。在8051核模塊里,我們主要實(shí)現(xiàn)中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線,這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們?cè)偾度?2C的串行通信模塊,采用自下而上的方法,逐次實(shí)現(xiàn)一位的收發(fā)、一個(gè)字節(jié)的收發(fā)、一個(gè)命令的收發(fā),直至實(shí)現(xiàn)I2C的整個(gè)通信協(xié)議。 8051核及I2C總線的研究通過(guò)可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來(lái)驗(yàn)證。本課題的最終目的是可編程邏輯器件實(shí)現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。 用EP2C35F672C6芯片開發(fā)的12C接口,數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時(shí)鐘頻率決定。經(jīng)測(cè)試其傳輸速率可達(dá)普通速率和快速速率。 目前集成了該12C接口的8051核已經(jīng)在工作中投入使用,主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對(duì)設(shè)備溫度的實(shí)時(shí)控制。雖然該設(shè)備尚未大批量投產(chǎn),但它已成功通過(guò)PCI(PaymentCardIndustry)協(xié)會(huì)認(rèn)證。
標(biāo)簽: FPGA 8051 I2C 內(nèi)核
上傳時(shí)間: 2013-06-18
上傳用戶:731140412
當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì),基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識(shí)產(chǎn)權(quán)核(IPCore)為基礎(chǔ),以硬件描述語(yǔ)言為主要設(shè)計(jì)手段,借助以計(jì)算機(jī)為平臺(tái)的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案,模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過(guò)程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫(kù)中的圖形模塊(Block)進(jìn)行系統(tǒng)建模,在Simulink中仿真通過(guò)后,利用DSP Builder將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語(yǔ)言VHDL文件,從而避免了VHDL語(yǔ)言手動(dòng)編寫系統(tǒng)的煩瑣過(guò)程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后,經(jīng)過(guò)QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。
標(biāo)簽: FPGA 調(diào)制解調(diào)器
上傳時(shí)間: 2013-05-28
上傳用戶:koulian
軟件無(wú)線電(SDR)
標(biāo)簽: FPGA 全數(shù)字 擴(kuò)頻 收發(fā)機(jī)
上傳時(shí)間: 2013-06-13
上傳用戶:linlin
當(dāng)今的船用導(dǎo)航雷達(dá)具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡(luò)化。同時(shí)要求具有高可靠性、高集成度、低成本,信號(hào)處理單元的小型化,產(chǎn)品更新周期短。要同時(shí)滿足上述需求,高集成度的器件應(yīng)用是必須的。同時(shí)開發(fā)周期要短,需求軟件的可移植性要強(qiáng),并且是模塊化設(shè)計(jì),現(xiàn)場(chǎng)可編程門陣列器件(FPGA)已經(jīng)成為設(shè)計(jì)首選。 現(xiàn)場(chǎng)可編程門陣列是基于通過(guò)可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件。與為特殊設(shè)計(jì)而定制的專用集成電路(ASIC)相對(duì),F(xiàn)PGA可以針對(duì)所需的應(yīng)用或功能要求進(jìn)行編程。雖然具有一次性可編程(OTP)FPGA,但是主要是基于SRAM的,其可隨著設(shè)計(jì)的演化進(jìn)行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實(shí)際數(shù)量和特性會(huì)依器件的不同而不同,但是每個(gè)CLB都包含一個(gè)由4或6個(gè)輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣是高度靈活的,可以進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。當(dāng)今的FPGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能,并且整合了常用功能(如RAM、時(shí)鐘管理和:DSP)的硬(ASIC型)塊。由于具有可編程特性,所以FPGA是眾多市場(chǎng)的理想之選。它高集成度,以及用于設(shè)計(jì)的強(qiáng)大軟件平臺(tái)、IP核、在線升級(jí)可滿足需求。 本文介紹了基于FPGA實(shí)現(xiàn)船用導(dǎo)航雷達(dá)數(shù)字信號(hào)處理的設(shè)計(jì),這是一個(gè)具體的、已經(jīng)完成并進(jìn)行小批量生產(chǎn)的產(chǎn)品,對(duì)指導(dǎo)實(shí)踐具有一定意義。
標(biāo)簽: 導(dǎo)航雷達(dá) 數(shù)字信號(hào)處理
上傳時(shí)間: 2013-04-24
上傳用戶:稀世之寶039
· 摘要: Modbus協(xié)議是應(yīng)用于電子控制器上的一種通用協(xié)議,通過(guò)此協(xié)議,控制器相互之間、控制器通過(guò)其他網(wǎng)絡(luò)(例如以太網(wǎng))和其它設(shè)備之間可以通信,如今MODBUS協(xié)議已經(jīng)成為我國(guó)工業(yè)自動(dòng)化網(wǎng)絡(luò)協(xié)議規(guī)范的國(guó)家標(biāo)準(zhǔn)之一.本文詳細(xì)討論MODUBS在TMS320LF2407A DSP上的實(shí)現(xiàn).
標(biāo)簽: MODBUS A_DSP 2407 TMS
上傳時(shí)間: 2013-06-01
上傳用戶:風(fēng)之驕子
· 摘要: 為了實(shí)現(xiàn)視頻圖像的實(shí)時(shí)處理,采用基于DSP+FPGA的線性流水陣列結(jié)構(gòu),用現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)采集的視頻數(shù)字圖像做預(yù)處理,并結(jié)合大規(guī)模可編程邏輯陣列CPLD進(jìn)行邏輯控制,實(shí)現(xiàn)了視頻圖像的采集和目標(biāo)提取的視頻數(shù)字圖像處理系統(tǒng).介紹了該視頻圖像處理系統(tǒng)的硬件組成、工作原理和各種視頻跟蹤算法的應(yīng)用.該系統(tǒng)與計(jì)算機(jī)聯(lián)結(jié),配以適當(dāng)?shù)膱D像處理軟件和開發(fā)系統(tǒng),即可形成一個(gè)通
標(biāo)簽: FPGA DSP 圖像處理 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-06-17
上傳用戶:dancnc
· 摘要: 提出了一種基于DSP和FPGA的自動(dòng)報(bào)靶系統(tǒng)的設(shè)計(jì)方法,主要闡述了系統(tǒng)的軟硬件設(shè)計(jì)方法,并提出用模糊聚類分析識(shí)別靶心.對(duì)比其它設(shè)計(jì)方法.該方法適應(yīng)性強(qiáng)、靈活性高,設(shè)計(jì)調(diào)試方便.
上傳時(shí)間: 2013-04-24
上傳用戶:whenfly
·內(nèi)容簡(jiǎn)介:以數(shù)字信號(hào)處理器(DSP)為核心的實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)正在迅猛發(fā)展,各種類型的DSP分別適應(yīng)了不同領(lǐng)域的應(yīng)用要求。本書根據(jù)當(dāng)今最新的DSP和外圍器件技術(shù)水平,著重介紹了國(guó)內(nèi)外最常用的4種定點(diǎn)和浮點(diǎn)DSP的原理和應(yīng)用;全面介紹了DSP的結(jié)構(gòu)特點(diǎn)、指令體系、軟件編程、硬件設(shè)計(jì)和軟硬件調(diào)試方法;結(jié)合具體實(shí)例講述了如何針對(duì)不同應(yīng)用場(chǎng)合,設(shè)計(jì)DSP的軟硬件。 &n
標(biāo)簽: DSP 實(shí)用技術(shù)
上傳時(shí)間: 2013-04-24
上傳用戶:tyg88888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1