国产a级毛片一区,久久精品亚洲麻豆av一区二区,国产成人一二

<code id="exzbe"></code>

異常處理

對多維的矩陣,做大量矩陣的的計算,來試探實際效能以及處理時間.

對多維的矩陣,做大量矩陣的的計算,來試探實際效能以及處理時間.

標(biāo)簽： 效能

上傳時間： 2015-03-26

上傳用戶：許小華
這是用verilog寫的一個簡單的處理器

這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範(fàn)例，來了解到cpu的架構(gòu)，與如何開發(fā)處理器，相信會有很大的啟發(fā)。

標(biāo)簽： verilog

上傳時間： 2014-12-08

上傳用戶：ikemada
這個章節(jié)將詳細(xì)介紹Windows CE 系統(tǒng)中的處理程序 (process) 和執(zhí)行緒 (thread)

這個章節(jié)將詳細(xì)介紹Windows CE 系統(tǒng)中的處理程序 (process) 和執(zhí)行緒 (thread)，並對Windows CE作業(yè)系統(tǒng)所使用的排程策略進行分析。處理程序是資源分配的基本單位，而執(zhí)行緒是排程的基本單位。

標(biāo)簽： Windows process thread CE

上傳時間： 2015-07-01

上傳用戶：cx111111
ARM1136 為ARM11的參考文件為QualComm其中之一的處理器

ARM1136 為ARM11的參考文件為QualComm其中之一的處理器

標(biāo)簽： ARM QualComm 1136 11

上傳時間： 2015-07-07

上傳用戶：familiarsmile
針對特定微處理器而開發(fā)的程式

針對特定微處理器而開發(fā)的程式，其功能是控制基本的I/O，使之有時鐘的功能

標(biāo)簽： 程式

上傳時間： 2015-09-06

上傳用戶：李彥東
使用VHDL設(shè)計一個適用於ETSI OFDM的時間和頻率同步處理器

使用VHDL設(shè)計一個適用於ETSI OFDM的時間和頻率同步處理器

標(biāo)簽： VHDL ETSI OFDM

上傳時間： 2015-09-21

上傳用戶：luke5347
DSP訊號處理的原始碼開發(fā)工具為C和Matlab

DSP訊號處理的原始碼開發(fā)工具為C和Matlab

標(biāo)簽： Matlab DSP

上傳時間： 2014-01-21

上傳用戶：teddysha
以DSP為基礎(chǔ)之?dāng)?shù)位濾波器之設(shè)計,本計劃即是利用數(shù)位訊號處理(DSP)來設(shè)計無限脈衝響應(yīng)(IIR)及有限脈衝響應(yīng)(FIR)濾波器。

以DSP為基礎(chǔ)之?dāng)?shù)位濾波器之設(shè)計,本計劃即是利用數(shù)位訊號處理(DSP)來設(shè)計無限脈衝響應(yīng)(IIR)及有限脈衝響應(yīng)(FIR)濾波器。

標(biāo)簽： DSP IIR FIR 濾波器

上傳時間： 2013-12-25

上傳用戶：kristycreasy
利用2個加法器及2個乘法器加上平行化處理來實現(xiàn)

利用2個加法器及2個乘法器加上平行化處理來實現(xiàn)

標(biāo)簽： 加法器乘法器

上傳時間： 2013-12-13

上傳用戶：hjshhyy
為一個可處理多項式乘法的verilog code

為一個可處理多項式乘法的verilog code

標(biāo)簽： verilog code 乘法

上傳時間： 2015-12-17

上傳用戶：wang5829