文檔是關(guān)于自適應(yīng)信號處理算法研究及FPGA實現(xiàn)的文章，
標(biāo)簽： FPGA 文檔 信號處理 算法研究
上傳時間： 2013-08-27
上傳用戶：Maple
fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實現(xiàn)
標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時間： 2013-08-28
上傳用戶：zoudejile
基于FPGA加密芯片設(shè)計論文（AES和DES算法）
標(biāo)簽： FPGA AES DES 加密
上傳時間： 2013-08-29
上傳用戶：weixiao99
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實現(xiàn)方法
上傳時間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
采用按時間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計算機（CORDIC）算法實現(xiàn)了一個FFT實時譜分析系統(tǒng)。整個設(shè)計采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶勁的出現(xiàn)；整個系統(tǒng)采用FPGA實現(xiàn)，實驗表明，該系統(tǒng)既有DSP器件實現(xiàn)的靈活性又有專用FFT芯片實現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號處理的各個領(lǐng)域。
標(biāo)簽： CORDIC FFT 算法 旋轉(zhuǎn)
上傳時間： 2013-09-01
上傳用戶：731140412
JPEG靜止圖像壓縮解壓縮標(biāo)準(zhǔn)的硬件實現(xiàn)及其改進(jìn)算法的研究 這是本人做圖像壓縮時收藏的一個比較經(jīng)典的碩士論文，希望對大家有參考價值
標(biāo)簽： JPEG 碩士 圖像壓縮 標(biāo)準(zhǔn)
上傳用戶：mqien
關(guān)于用CPLD和FPGA做插補算法的內(nèi)容,對于想用FPGA做控制的朋友是個好的借鑒!
標(biāo)簽： FPGA CPLD 插補算法 控制
上傳時間： 2013-09-02
上傳用戶：taox
VHDL寫的LMS算法程序。利用本地正弦信號，根據(jù)LMS算法對輸入信號進(jìn)行跟蹤。用以產(chǎn)生和輸入信號同頻同相的本地信號。
標(biāo)簽： VHDL LMS 算法 程序
上傳時間： 2013-09-03
上傳用戶：chenlong
用vhdl編寫的基于fpga的數(shù)字頻率計程序算法
標(biāo)簽： vhdl fpga 編寫 數(shù)字頻率計
上傳時間： 2013-09-07
上傳用戶：chfanjiang
為了減小匹配傅里葉變換分析的計算量，提出了一種基于快速傅里葉變換的快速算法。根據(jù)匹配傅里葉變換的分解將積分形式轉(zhuǎn)化為離散形式，推導(dǎo)出快速算法表達(dá)式。該算法與直接的數(shù)值離散匹配傅里葉變換算法相比較，計算量大大減少。同時給出了其在雷達(dá)信號處理中線性調(diào)頻信號的檢測與參數(shù)估計的應(yīng)用。理論及計算機仿真結(jié)果表明了該算法的有效性和精確性，有良好的工程應(yīng)用前景。
標(biāo)簽： 傅里葉變換 快速算法 雷達(dá)信號處理
上傳時間： 2013-10-21
上傳用戶：chongchong1234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
