本文完成了對(duì)MIPS-CPU的指令集確定，流水線與架構(gòu)設(shè)計(jì)，代碼編寫，并且在x86計(jì)算機(jī)上搭建了稱為gccmips_elf的仿真系統(tǒng)，完成了對(duì)MIPS-CPU硬件系統(tǒng)的模擬仿真，最終完成FPGA芯片的下載與實(shí)現(xiàn)。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個(gè)MIPS-CPU的架構(gòu)設(shè)計(jì)與5級(jí)流水線級(jí)數(shù)的確定。制定了整個(gè)CPU的主控制模塊的狀態(tài)轉(zhuǎn)移圖；根據(jù)MIPS-CPU的指令集的模式，完成了對(duì)不同模式下的指令的分析，給出了相應(yīng)的取指，譯碼，產(chǎn)生新的程序存儲(chǔ)器尋址地址，執(zhí)行，數(shù)據(jù)存儲(chǔ)器與寄存器文件回寫的控制信號(hào)，完成取指令模塊，譯碼模塊，執(zhí)行模塊，數(shù)據(jù)回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設(shè)計(jì)。 @@ 重點(diǎn)分析了由于流水線設(shè)計(jì)而引入的競(jìng)爭(zhēng)與冒險(xiǎn)，分析了在不同流水線階段可能存在的競(jìng)爭(zhēng)與冒險(xiǎn)，對(duì)引起競(jìng)爭(zhēng)與冒險(xiǎn)的原因進(jìn)行了確定，并通過(guò)增加一些電路邏輯來(lái)避免競(jìng)爭(zhēng)與冒險(xiǎn)的發(fā)生，完成了競(jìng)爭(zhēng)與冒險(xiǎn)檢測(cè)電路模塊以及數(shù)據(jù)回寫前饋電路模塊的代碼編寫，從而解決了競(jìng)爭(zhēng)與冒險(xiǎn)的問(wèn)題，使設(shè)計(jì)的5級(jí)流水線得以暢順實(shí)現(xiàn)。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺(tái)的搭建，該仿真器用來(lái)對(duì)應(yīng)用程序進(jìn)行編譯，鏈接與執(zhí)行，生成相應(yīng)匯編語(yǔ)言程序以及向量文件(16進(jìn)制機(jī)器碼)；并且同時(shí)產(chǎn)生相關(guān)的Modelsim仿真，及Quartus II下載驗(yàn)證的文件。本設(shè)計(jì)利用該仿真系統(tǒng)來(lái)評(píng)估設(shè)計(jì)的MIPS-CPU的硬件系統(tǒng)，模擬仿真結(jié)果證明本文設(shè)計(jì)的MIPS-CPU可以實(shí)現(xiàn)正常功能。本論文課題的研究成功對(duì)今后從事專用RISC-CPU設(shè)計(jì)的同行提供了有益的參考。 @@ 最終將設(shè)計(jì)的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進(jìn)行了編譯與驗(yàn)證，對(duì)設(shè)計(jì)的MIPS-CPU的資源使用，關(guān)鍵路徑上的時(shí)序，布線情況進(jìn)行了分析，最終完成各個(gè)指標(biāo)的檢查，并且借助Quartus II軟件內(nèi)嵌的Signal Tap軟件進(jìn)行軟硬件聯(lián)合調(diào)試，結(jié)果表明設(shè)計(jì)的MIPS-CPU功能正常，滿足約束，指標(biāo)正確。 @@關(guān)鍵詞 MIPS；流水線；競(jìng)爭(zhēng)與冒險(xiǎn)；仿真器；FPGA
上傳時(shí)間： 2013-07-31
上傳用戶：gjzeus
EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì))，vhdl語(yǔ)言?。?
標(biāo)簽： VHDL EDA 報(bào)告 交通信號(hào)
上傳時(shí)間： 2013-06-23
上傳用戶：壞壞的華仔
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過(guò)改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字通信領(lǐng)域。 本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn))；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 本文根據(jù)設(shè)計(jì)指標(biāo)，進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì)，包括DDS系統(tǒng)框圖的設(shè)計(jì)，相位控制字和頻率控字的設(shè)計(jì)，以及軟件和硬件設(shè)計(jì)，重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì)，包括控制系統(tǒng)(頻率控制器和初始相位控制器)，尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲(chǔ)器)，以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO，即DDS)的原理、電路結(jié)構(gòu)，重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
上傳時(shí)間： 2013-04-24
上傳用戶：huangzchytems
KEIL平臺(tái)下,LPC23XX官方的UCOSii的移植文件,包含各種功能的測(cè)試程序
上傳時(shí)間： 2013-06-10
上傳用戶：陽(yáng)光少年2016
·詳細(xì)說(shuō)明：HP公司的snmp++的Win32版本源碼,可作為snmp和snmp agent開發(fā)參考.文件列表(點(diǎn)擊判斷是否您需要的文件): snmp ....\agent ....\.....\agent++v3.5.7c.tar.gz ....\.....\msvc6proj.zip ....\snmp ....
上傳時(shí)間： 2013-06-15
上傳用戶：pompey
·詳細(xì)說(shuō)明：基于AT89C51SND1的MP3的程序設(shè)計(jì)(包括播放mp3和錄音功能)-The MP3 program design for at89c51snd1,Include play MP3 and Record.文件列表: e8songfork9f1g08 ................\adc_drv.lst ................\a
上傳時(shí)間： 2013-04-24
上傳用戶：windwolf2000
·基于DaVinci DM6446處理器的DVS的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： DaVinci 6446 nbsp DVS
上傳時(shí)間： 2013-05-28
上傳用戶：klds
·JPEG算法源代碼(包含JPEG的各種算法實(shí)現(xiàn)的VC++的源代碼)文件列表: JPEG-6A .......\ANSI2KNR.1 .......\ANSI2KNR.C .......\CDERROR.H .......\CDJPEG.C .......\CDJPEG.H .......\CHANGE
上傳時(shí)間： 2013-06-11
上傳用戶：亞亞娟娟123
·詳細(xì)說(shuō)明：本代碼是MPEG2的編碼的加密和解碼的C源程序文件列表(點(diǎn)擊判斷是否您需要的文件): mpeg2 .....\acinclude.m4 .....\aclocal.m4 .....\AUTHORS .....\autotools .....\.........\compile .....\.
上傳時(shí)間： 2013-05-16
上傳用戶：chfanjiang
·詳細(xì)說(shuō)明：OPENCV的入門的PPT學(xué)習(xí)課件。對(duì)OPENCV入門很有幫助。
標(biāo)簽： OPENCV
上傳時(shí)間： 2013-04-24
上傳用戶：zhangyi99104144
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
