現場可編程門陣列(FPGA)的發展已經有二十多年,從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在,FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域,但國內市場基本上是國外品牌的天下。 在高密度FPGA中,芯片上時鐘分布質量變的越來越重要,時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前,為了消除FPGA芯片內的時鐘延遲,減小時鐘偏差,主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法,而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小,輸出時鐘的精度更高,但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮,我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎,對全數字延時鎖相環(DLL)電路進行分析研究和設計,在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里,從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作,通過比較DLL與PLL、數字DLL與模擬DLL,深入的分析了全數字DLL模塊電路組成結構和工作原理,設計出了符合指標要求的全數字DLL模塊電路,為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展,然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮,給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析,驗證電路功能,得出應用參數。在設計中,用Verilog-XL對部分電路進行數字仿真,Spectre對進行部分電路的模擬仿真,而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模,設計出的DLL工作頻率范圍從25MHz到400MHz,工作電壓為1.8V,工作溫度為-55℃~125℃,最大抖動時間為28ps,在輸入100MHz時鐘時的功耗為200MW,達到了國外同類產品的相應指標。最后完成了輸出電路設計,可以實現時鐘占空比調節,2倍頻,以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間: 2013-06-10
上傳用戶:yd19890720
無線傳感器網絡(Wireless Sensor Networks,WSN)是由大量傳感器節點組成,這些節點部署在監測區域內通過無線通信方式,形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息,并發送給觀察者,可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。 媒體訪問控制(Medium Access Control,MAC)協議處于無線傳感器網絡協議的物理層和路由層之間,用于在傳感器節點間公平有效地共享通信媒介,對傳感器網絡的性能有較大影響。與傳統無線網絡不同,提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。 本文主要闡述基于FPGA對IEEE802.15.4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議,討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802.15.4的MAC協議,并在此基礎上,通過NS2平臺對MAC層協議進行了仿真,研究不同網絡負荷下信道訪問機制的各個參數對吞吐量,丟包率,傳輸延時的影響,分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能,諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL,在QuartusⅡ中完成模塊的綜合和布局布線,在QuartusⅡ和Modelsim中進行時序仿真驗證,最終下載到自主設計Altera公司的Cyclone開發板中。 對設計的驗證采取的是由里及外的方式,先對系統主模塊的功能進行驗證,然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試,最終通過測試,驗證了該設計的功能。測試結果表明,該模塊能滿足無線傳感器網絡低速率應用環境的需要,具有優良的擴展性能,達到了預期的設計目標。
上傳時間: 2013-06-14
上傳用戶:竺羽翎2222
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后,以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測,隨著研究的深入和應用的擴大,在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景,發展速度異常迅猛。 FPGA的制造技術不斷發展,它的功能、應用和可靠性逐漸增加,在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊,為用戶的升級和改進留下廣闊的空間。并且速度更高,密度也更大,其設計方法的靈活性降低了整個系統的開發成本,FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手,總結基于FPGA上的嵌入式系統設計方法,使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后,能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上,達到實時的檢測效果。本文工作和成果可以具體描述如下: 1. 算法分析:對于人臉檢測算法,首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算,這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場可以提供的資源狀況,又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板,在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等,通過分析可以對算法進行細致的劃分,實現需要加速的模塊。 3. 定點化:在Adaboost算法中,需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數,然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練,提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明,在視頻輸入輸出接入的同時,人臉檢測能夠達到17fps的檢測速度,并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間: 2013-07-01
上傳用戶:84425894
本文將高效數字調制方式QAM和軟件無線電技術相結合,在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論,帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析;深入研究了軟件無線電核心技術數字下變頻原理和其實現結構;對CIC、半帶等高效數字濾波器原理結構和性能作了研究;16QAM調制和解調系統設計采用自項向下設計思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入;對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真,并對實現的各模塊的可行性仿真驗證,在此基礎上,完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊;解調器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實現了16QAM調制器;給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間: 2013-07-10
上傳用戶:kennyplds
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題,如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障,會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此,利用FPGA開發技術,實現智能控制器算法的芯片化,使之能夠廣泛的用于各種場合,具有很大的應用意義。 首先分析FPGA的內部結構特點,總結FPGA設計技術及開發流程,指出實現結構優化設計,降低設計難度,是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上,提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中,采用將補碼的加法器代替減法器設計,增加整數運算結果的位擴展處理,進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器,用Modelsim仿真驗證了設計結果的正確性,用Synplify Pro進行電路綜合,在Quaitus Ⅱ軟件中實現布局布線,最后生成FPGA的編程文件。根據控制系統的要求,論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象,以EP1C3T144 FPGA為核心,構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實驗結果表明,達到無超調的穩定控制要求,為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間: 2013-06-13
上傳用戶:15071087253
生成自定義的國標一二級漢字庫0.使用PCTOLCD的各種調整功能調整出您需要的文字樣式,如字體,字樣(下劃,傾斜,加 粗),大小(各種點陣大小的字體,可鎖定點陣本身大小(如16*16),然后在這個固定的點陣大小 內調節文字的大小(例如在16*16的點陣中居中顯示12*12大小的漢字). 1.使用“導入文本”的按鈕 2.點右下角"生成國標漢字庫"按鈕. 3.選擇字庫文件名后單擊確定 4.耐心等待一段時間后既得到生成的漢字庫(時間視具體機器而定).
標簽: 字模軟件
上傳時間: 2013-04-24
上傳用戶:yangmars
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分,同時也是軟件無線電系統中的核心模塊,在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求,并充分體現在高性能FPGA平臺上設計SOC系統的思路,本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁,發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計,并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上,充分利用FPGA中豐富的時序資源,如鎖相環PLL、觸發器,緩沖器FIFO、計數器等,能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上,采用FPGA片內存儲器。可根據系統需要隨時進行設置,并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上,采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制,可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上,通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互,從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性,并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析,并對每個模塊都給出了精確的仿真結果。同時,文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間: 2013-07-09
上傳用戶:sdfsdfs
隨著科學技術的發展與公共安全保障需求的提高,視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統,在穩定性、功能、成本與擴展性等方面都有著突出的優勢,具有重要的學術意義與實用意義, 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問,接收編碼數據,使用H.264解碼算法重建圖像并實時顯示,使監控人員有效地掌握現場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統,采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統,闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調度, H.264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H.264.標準,規劃編解碼器結構。接著設計了16×16幀內預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案,針對除拖尾系數之外的非零系數值編碼子算法,實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試,構建完整的網絡視頻監控系統, 實驗結果表明,本系統視頻壓縮率高,監控圖像質量良好,充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點,發展前景十分廣闊。
上傳時間: 2013-04-24
上傳用戶:wang0123456789
在仿真環境下實現TMS320C6000系列DSP的程序自引導
上傳時間: 2013-08-03
上傳用戶:tdyoung
在步進電機驅動方式中,效果最好的是細分驅動,當今高端的步進電機驅動器基本都采用這種技術。步進電機的細分驅動技術是一門綜合了數字化技術、集成控制技術和計算機技術的新技術,被廣泛應用于工業、科研、通訊、天文等領域。 本文設計了一種基于DSP以及FPGA的兩相混合式步進電機SPWM(正弦脈寬調制)波細分驅動系統。在DSP系統中采用TMS320I.F2407A微控制器作為核心控制器件,用軟件產生SPWM波;在FPGA系統中采用FPGA芯片,通過VerilogHDL語言,實現了SPWM波;在功率驅動級電路上采用雙極性H橋的驅動方式。最終實現了對兩相混合式步進電機SPWM波細分驅動,大大提高了步進電機的運轉性能。 本文介紹了兩相混合式步進電機的工作原理、控制原理以及細分驅動的基本原理。通過對恒轉矩細分驅動的分析,提出了兩相混合式步進電機SPWM波細分驅動的方案,并給出了SPWM波產生的數學模型。最后,對步進電機的SPWM波細分驅動系統進行了實驗測量,給出了實驗結果。 實驗的結果表明,設計的基于DSP與FPGA的SPWM波細分驅動系統可以很好地克服電機低頻振蕩的問題,提高電機在中、低速運行的性能。電機的掃描范圍與理論值基本接近;微步距在誤差允許的范圍內也基本可以滿足要求。
上傳時間: 2013-04-24
上傳用戶:WANGLIANPO